

纳米体硅鳍形场效应晶体管单粒子瞬态中的源漏导通现象*

卢超¹⁾²⁾ 陈伟^{2)†} 罗尹虹²⁾ 丁李利²⁾ 王勋²⁾
赵雯²⁾ 郭晓强²⁾ 李赛³⁾

1) (清华大学工程物理系, 粒子技术与辐射成像(教育部重点实验室), 北京 100084)

2) (西北核技术研究院, 强脉冲辐射环境模拟与效应国家重点实验室, 西安 710024)

3) (中国科学院国家空间科学中心, 北京 101400)

(2019年12月15日收到; 2020年1月27日收到修改稿)

体硅鳍形场效应晶体管(FinFET)是晶体管尺寸缩小到30 nm以下应用最多的结构,其单粒子瞬态产生机理值得关注.利用脉冲激光单粒子效应模拟平台开展了栅长为30, 40, 60, 100 nm FinFET器件的单粒子瞬态实验,研究FinFET器件单粒子瞬态电流脉冲波形随栅长变化情况;利用计算机辅助设计(technology computer-aided design, TCAD)软件仿真比较电流脉冲产生过程中器件内部电子浓度和电势变化,研究漏电流脉冲波形产生的物理机理.研究表明,不同栅长FinFET器件瞬态电流脉冲尾部都存在明显的平台区,且平台区电流值随着栅长变短而增大;入射激光在器件沟道区下方体区产生高浓度电子将源漏导通产生导通电流,而源漏导通升高了体区电势,抑制体区高浓度电子扩散,使得导通状态维持时间长,形成平台区电流;尾部平台区由于持续时间长,收集电荷量大,会严重影响器件工作状态和性能.研究结论为纳米FinFET器件抗辐射加固提供理论支撑.

关键词: 单粒子瞬态, 源漏导通, 平台区电流

PACS: 61.80.Az, 85.30.De, 85.35.-p, 61.80.Ed

DOI: 10.7498/aps.69.20191896

1 引言

体硅FinFET器件由于独特的三维多栅结构而拥有杰出的静电延展性和栅控能力,可以克服短沟道效应对器件特征尺寸继续缩小的限制,使得CMOS器件尺寸可以持续缩小到22 nm以下^[1].同时其与传统平面工艺的兼容性,使得在提高性能的同时,可以有效的控制成本,目前Intel和Xilinx等芯片厂商已经将商用FinFET器件尺寸缩小到16 nm甚至更小尺寸.将FinFET器件应

用于航天器中,宇宙空间中存在的高能离子会穿过航天器的屏蔽层辐照其中的电子系统,在半导体器件上产生总剂量效应和单粒子效应等辐射效应,而对于纳米器件单粒子效应是影响器件性能的主要辐射效应^[2].因此,对于FinFET器件单粒子效应的研究非常重要.

目前国内外学者对FinFET器件单粒子效应开展了相关实验研究并取得了一定的成果.国外学者对于FinFET单粒子效应的研究主要包括对电路单粒子翻转截面的研究^[3-7]和对器件单粒子瞬态的研究^[8-14].Nsengiyumva等^[3,4]研究了16 nm体

* 国家自然科学基金重大项目(批准号: 11690043)资助的课题.

† 通信作者. E-mail: chenwei6802@163.com

硅 FinFET 触发器和 28 nm 平面器件触发器在不同 LET、不同入射位置、不同供电电压等条件下的翻转截面, 得到 FinFET 器件单粒子翻转截面响应与平面器件的差异; 文献 [5–7] 报道了重离子入射角度和偏压对 14/16 nm 体硅 FinFET D 触发器翻转截面的影响及其机理; 文献 [8] 研究了 FinFET 参数变化对逻辑电路中单粒子瞬态的影响; 文献 [9] 研究了平面器件和 FinFET 器件单粒子门锁敏感性差异. 文献 [10–12] 全面地研究了栅长为 50 和 100 nm InGaAs 沟道 FinFET 器件单粒子瞬态与器件 Fin 宽、衬底种类、偏置电压和入射激光波长的相关性, 并结合 TCAD 仿真研究得到 InGaAs 器件的电荷收集机制. 文献 [13,14] 通过激光和重离子实验研究比较了 70 nm 体硅和 SOI FinFET 器件的单粒子瞬态响应, 得到体硅器件相比 SOI 有更大的半高宽和幅值, 并给出体硅 FinFET 器件单粒子效应敏感位置. 国内学者对于 FinFET 器件单粒子效应的研究较少, 以对器件单粒子瞬态仿真研究为主 [15–19]. 文献 [15–17] 利用 TCAD 仿真研究得到 FinFET 器件 fin 结构参数、偏置电压与单粒子瞬态脉冲宽度的相关性和 FinFET 器件版图结构与器件间单粒子多瞬态效应 (SEMT) 的相关性. 文献 [18] 仿真研究入射粒子 LET 值、入射位置、器件偏置电压和器件参数对 SOI FinFET 器件单粒子瞬态的影响, 得到脉冲幅值和收集电荷量随这些变量的变化关系. 文献 [19] 仿真研究了体硅和 SOI FinFET 器件单粒子瞬态中电荷漂移和双极放大效应的贡献, 得出在体硅器件中单粒子瞬态脉冲由电荷漂移和双极放大效应共同引起, 而在 SOI 器件中以双极放大效应为主.

综合来看, 目前对于体硅 FinFET 器件单粒子效应电路层面的研究和 InGaAs 沟道 FinFET 器件单粒子瞬态的研究较多, 而对于应用更多的栅长 30 nm 以下的小尺寸 Si 沟道 FinFET 器件单粒子瞬态的研究几乎没有. 对于 Si 沟道 FinFET 器件栅长由 100 nm 缩小到 30 nm 或更小时, 是否会有新的因素影响单粒子瞬态产生的物理机制尚不明确.

本文结合激光单粒子实验和 TCAD 重离子仿真利用现有 FinFET 器件研究体硅 FinFET 器件栅长由 100 nm 缩小到 30 nm, 器件重离子单粒子瞬态的波形变化以及造成该变化的物理机制, 研究

结论将对更小尺寸 FinFET 器件单粒子瞬态提供理论参考. 结合激光实验和 TCAD 仿真是目前研究 FinFET 器件单粒子瞬态的重要方法. 首先利用激光微束从正面辐照器件获得 30–100 nm 栅长体硅 FinFET 器件单粒子瞬态波形和收集电荷情况, 分析得到栅长变短对器件单粒子瞬态脉冲的影响. 然后利用三维 TCAD 仿真研究器件在不同衬底厚度、栅长、入射位置和入射离子束宽度下的单粒子瞬态产生过程, 比较产生过程中器件内部电子浓度和电势分布变化, 得到栅长变短时 FinFET 器件重离子单粒子瞬态产生的物理机制.

2 器件结构和实验条件

2.1 器件结构

实验采用的器件为中国科学院微电子研究所提供的 Si 衬底 N 沟道 FinFET 器件, 其结构示意图如图 1 所示. 器件是在 725 μm 硅片上形成, 衬底之上为沟道截止区 (channel stop) 和氧化层隔离槽, 沟道截止区掺杂为 2×10^{18} 硼掺杂, 沟道截止区上为源、漏和鳍 (fin) 区, 源、漏和鳍区实际形状为梯形, 高为 35 nm, 上底宽为 7 nm, 下底宽为 13 nm. 源漏为 2×10^{20} 的磷掺杂, 鳍区为 2×10^{18} 的硼掺杂. 鳍上为 0.6 nm 氧化层, 氧化层上为 2.4 nm HfO_2 和 5 nm TiAl 形成的叠栅. 实验采用双鳍和四鳍两种器件, 鳍间距都为 3 μm , 采取 4 种不同栅长器件, 分别为 30, 40, 60 和 100 nm.




图 1 双鳍 FinFET 器件结构模型
Fig. 1. The structure of two fin FinFET device.

2.2 实验条件

激光单粒子瞬态测试实验在中国科学院空间科学与应用研究中心完成, 使用的激光参数为: 激光脉宽为 30 ps, 重复频率为 1 kHz, 激光波长为

1064 nm, 光子能量为 1.168 eV, 光斑直径 1 μm , 激光能量可从 0 变化到 10 nJ. 实验中采用激光能量为 5 nJ, 根据相关报道中公式估算^[20,21], 5 nJ 激光在 FinFET 器件有源区的等效 LET 值大概为 5 MeV $\cdot\text{cm}^2/\text{mg}$, 在近地辐射环境中该 LET 对应的粒子丰度较大^[22], 因此利用 5 nJ 激光研究器件单粒子瞬态对评估器件在空间辐射环境中单粒子效应具有实际意义. 实验测试电路原理图如图 2 所示, 我们使用的是未封装的 FinFET 裸片, 偏压由电源通过探针输入. 激光从器件栅极顶部入射, 漏端产生的单粒子瞬态由高频探针引出, 经过电容器被示波器采集, 使用的示波器带宽为 20 GHz, 采样率为 80 GS/s. 由于 FinFET 器件在电路中工作状态有开态和关态两种, 开态偏压为漏端接高电平工作电压, 栅极接高电平阈值电压, 源衬底接地; 关态偏压为漏端接高电平工作电压, 栅、源和衬底接地. 开态时, 器件对单粒子瞬态不敏感, 目前研究器件单粒子瞬态时, 通常选择关态偏压. 因此, 实验过程中所加偏压为源、栅极和衬底接地, 漏端接器件工作电压 $V_d = 0.8\text{ V}$.




图 2 实验测试电路图
Fig. 2. The circuit schematic of experience.

3 实验结果分析

图 3 为鳍数量为 4, 栅长分别为 100, 60 和 40 nm 器件在 5 nJ 激光脉冲照射下的漏电流瞬态脉冲. 结果显示: 三种栅长 FinFET 器件漏电流在 0.55 ns 以前先快速上升再快速下降, 与平面器件单粒子瞬态波形相同; 而在 0.55 ns 以后开始缓慢下降, 形成明显的电流平台区, 并且随着栅长变短, 平台区电流值增大, 而在平面器件中漏电流脉冲尾部仅存在由电荷扩散引起的持续时间 0.3 ns 左右的平台区^[23]. 图 4 显示三种器件漏端收集电荷随时间的变化关系, 在前 0.55 ns 三种栅长器件收集

电荷分别为 0.099, 0.142 和 0.177 pC, 而 0.55 s 到 2.5 ns 平台区收集电荷为 0.052, 0.096 和 0.18 pC. 可以看出随着栅长变短, 平台区收集电荷量增大, 且其对总收集电荷的贡献增大, 三种器件在 0.55—2.50 ns 平台区收集电荷量分别为总收集电荷量的 34%, 40% 和 51%. 由于在 2.5 ns 时器件漏电流还未减小到零, 平台区电流还将继续存在, 其收集电荷将继续增大. 因此, 虽然平台区电流相对漏电流脉冲幅值较小, 但是其持续时间长, 收集电荷量大, 会严重影响器件工作状态和性能.




图 3 4 鳍不同栅长 FinFET 器件在 5 nJ 激光照射下的漏电流脉冲

Fig. 3. Drain current transients for 4 fin FinFET of different gate length during the 5 nJ laser testing.




图 4 4 鳍不同栅长器件在 5 nJ 激光入射下漏端收集电荷与时间关系

Fig. 4. Drain charge collected for 4 fin FinFET of different gate length during the 5 nJ laser testing as a function of time.

图 5 显示鳍数量为 2 时, 100 和 30 nm 栅长 FinFET 器件在 5 nJ 脉冲激光入射下漏电流瞬态脉冲, 由图 5 中数据可以看出, 栅长为 100 nm 双鳍 FinFET 器件比四鳍器件更快的形成平台区, 且

平台区在 2.5 ns 时收集电荷量为 0.25 pC, 远大于四鳍器件时的 0.052 pC. 而栅长为 30 nm 双鳍器件漏电流在 2.5 ns 时依然保持在 0.15 mA, 按照平台区电流的下降速度计算得到平台区电流将在 10 ns 左右减小到零, 这样栅长为 30 nm FinFET 器件平台区收集电荷将超过总收集电荷的 65%, 平台区电流成为单粒子瞬态影响器件性能和工作状态的主要原因.




图 5 双鳍 100 和 30 nm 栅长器件在 5 nJ 激光入射下漏电流脉冲
Fig. 5. Drain current transients for 2 fin FinFET of different gate length during the 5 nJ laser testing.

综上, 在栅长为 100 nm 以下 FinFET 器件单粒子瞬态中平台区电流不可忽视, 且随着栅长变短, 平台区电流成为单粒子瞬态影响器件性能的主要原因, 因此, 对其产生机制的研究将变得非常重要. FinFET 器件漏电流脉冲在平台区之前产生机制以漂移为主, 而对于平台区电流形成机制尚不明确. 接下来通过三维 TCAD 重离子单粒子效应仿真研究器件单粒子瞬态漏电流脉冲平台区产生机理.

4 三维 TCAD 仿真

三维 TCAD 模拟重离子单粒子效应, 通过比较不同衬底厚度, 不同栅长, 和不同入射条件下器件漏电流脉冲响应和器件内部电子浓度和电势变化, 得出实验中观察到的漏电流脉冲平台区形成机理.

由于实验中双鳍和四鳍器件是通过单鳍器件并行排列组成, 因此多鳍结构虽然会对器件单粒子瞬态有影响, 但是不同鳍数量器件产生单粒子瞬态的物理机理一致, 从实验结果中也可以看出双鳍器

件和四鳍器件漏电流瞬态波形基本一致. 因此仿真中采用单鳍 FinFET 器件, 以便更清楚地研究纳米 FinFET 器件栅长变短时单粒子瞬态平台区产生机理. 仿真器件模型通过与实验器件相同工艺建模得到, 除了鳍数量, 器件结构和掺杂参数都与实验器件相同, 并通过校准使得单鳍 FinFET 仿真器件与实验所采用的双鳍和四鳍 FinFET 器件具有相同的工作电压和阈值电压. 图 6 给出了在漏端电压为 0.8 V 时, 栅长为 30 nm 单鳍仿真器件和 2 鳍、4 鳍实验器件转移特性曲线 I_d-V_g , 可以看出三者在工作电压 0.8 V 时具有相同的阈值电压.




图 6 单鳍 FinFET 仿真器件和 2 鳍、4 鳍 FinFET 实验器件 I_d-V_g 曲线
Fig. 6. I_d-V_g for simulation single-fin FinFET and experimental 2 and 4 fins FinFET.

偏压条件与实验相同, 漏端反偏 0.8 V, 源、衬底和栅极接地. 重离子垂直从器件顶部入射, 在器件中产生电荷密度为

$$G(w, t) = LET \cdot R(w/w_t) \cdot T(t), \quad (1)$$

电荷产生径向分布 $R(w/w_t)$ 为高斯分布, w_t 为特征半径, 可取不同值; 入射离子束随时间分布 $T(t)$ 也为高斯分布, 中心时间为 1 ns, 特征时间为 0.002 ns; LET (linear energy transfer) 为即线性能量传输, 单位为 $\text{MeV} \cdot \text{cm}^2/\text{mg}$. 沿入射深度方向 LET 均匀分布.

4.1 衬底扩散对漏电流脉冲的影响

首先研究平台区电流是否与衬底厚度有关. 建立有源区结构完全相同, 衬底厚度分别为 0.1 和 0.9 μm FinFET 器件, 器件栅长为 30 nm, 入射离子束特征半径取为 50 nm, LET 值为 $5 \text{ MeV} \cdot \text{cm}^2 \cdot \text{mg}^{-1}$. 图 7 为两种器件在重离子入射下的漏电流脉冲, 可以看出衬底厚度增大引起的扩散电流主要作用在

1.12 ns 以前的漏电流下降阶段, 使得漏电流脉冲宽增大, 在 1.12 ns 以后两种衬底厚度器件漏电流基本相同, 电流维持在 0.15 mA 缓慢下降, 这说明衬底扩散会增大电流脉冲宽度, 但不影响拖尾平台区电流. 为了仿真更快速, 接下来仿真中我们采用器件衬底厚度为 0.1 μm .




图 7 TCAD 模拟下衬底厚度为 0.1 和 0.9 μm , 栅长为 30 nm FinFET 器件漏电流脉冲
Fig. 7. Drain current transients for FinFET of different substrate thickness from TCAD simulation.

4.2 源漏导通对漏电流脉冲的影响

比较不同栅长器件在相同重离子入射下单粒子瞬态响应和器件内部电子浓度和电势分布变化, 得到漏电流脉冲尾部平台区形成机理; 结合 30 nm 器件在不同离子束宽度入射下单粒子瞬态响应, 得出平台区电流与器件结构及入射条件关系; 比较不同入射位置, 漏电流脉冲平台区变化, 得到平台区电流与入射位置关系.

4.2.1 不同栅长

对栅长为 30, 60 和 100 nm FinFET 器件进行重离子注入. 重离子垂直于栅极入射, 离子束特征半径为 15 nm, LET 值为 5 $\text{MeV}\cdot\text{cm}^2\cdot\text{mg}^{-1}$, 离子束中心入射时间为 1 ns, 其他参数为默认值.

图 8 为三种器件在重离子入射下漏电流脉冲, 可以看出栅长 30 和 60 nm 器件, 漏电流脉冲尾部存在平台区, 平台区电流分别为 0.07 和 0.02 mA, 而栅长 100 nm 器件漏电流脉冲不存在尾部平台区, 在 1.04 ns 时其电流值为 10^{-5} mA. 说明在重离子仿真中随着栅长变短, 漏电流脉冲尾部出现平台区, 且平台区电流值逐渐增大, 这与激光单粒子实验得到规律基本相同; 仿真得到的漏电流脉冲宽度

小于实验结果, 主要是因为仿真器件衬底厚度取 0.1 μm , 缺少了扩散电流的影响.




图 8 TCAD 模拟下不同栅长 FinFET 器件漏电流脉冲
Fig. 8. Drain current transients for FinFET of different gate length from TCAD simulation.

比较栅长 30 nm FinFET 器件在漏电流瞬态脉冲形成过程中电子浓度和电势变化. 特征半径为 15 nm 的离子束在器件中的电荷产生率为图 9 中实心原点连线所示, 红色和黑色圆点分别代表线性坐标和指数坐标. 其在半径 38 nm 内都可电离出 1×10^{30} 以上的电子空穴对. 所以特征半径 15 nm 重离子束会在栅长 30 nm 器件鳍区、部分源区、部分漏区以及他们下方的体区产生高浓度电子空穴对. 图 10 为重离子入射前 (0 ns)、入射中 (1 ns) 和入射后 (1.5 ns) 30 nm 器件中电子浓度和电势分布. 对照漏电流脉冲波形的时间特性和电子浓度变化, 重离子入射栅长 30 nm 器件时, 在器件中产生高浓度电子空穴对. 由于器件偏压和不同区域掺杂不同, 电子由漏-体结和源-体结收集, 而空穴由衬底漂移收集, 当重离子入射结束, 沟道区由




图 9 重离子产生的电荷径向分布
Fig. 9. Charge generation radial distribution of heavy ion.




图 10 重离子入射前、入射中和入射后 30 nm FinFET 器件内部电子浓度和电势分布
Fig. 10. Temporary evolution of electronic density and electrostatic potential for a 30 nm FinFET.

于体积较小且与源漏直接接触, 该区产生的高浓度电子被源漏端快速收集; 衬底区产生高浓度电子由于偏压关系向上漂移, 使得电子浓度减小; 而沟道 stop 区产生的高浓度电子虽然也会被源漏收集, 但是不直接接触源漏, 收集速度较慢, 而且有来自衬底的漂移电子的补充, 衬底电子漂移到沟道 stop 区, 由于漏端偏压在沟道 stop 区产生的电场不是指向沟道, 而是指向漏端, 因此向沟道漂移的电子减少, 所以最终只在沟道 stop 留下高浓度电子, 如图 10 中 FinFET 器件在 1.5 ns 时的电子浓

度分布. 该区域电子浓度远高于空穴浓度, 使得其性质与 n 型半导体相同, 将源漏导通. 源漏导通使得沟道 stop 区电势升高, 电势差造成的电场力抑制了高浓度电子向四周扩散, 所以源漏导通状态维持较长时间. 而由于漏端偏压高于源端, 则电子不断的由源端流向漏端, 形成漏电流脉冲的平台区.

比较三种栅长器件 1.5 ns 时电子浓度分布, 如图 11 所示, 可以看出三种器件沟道 stop 区电子浓度都高于周围区域, 栅长 30 和 60 nm 器件源和漏被沟道 stop 内高浓度电子所导通, 在漏电流脉冲




图 11 不同栅长 FinFET 器件在 1.5 ns 时的电子浓度
Fig. 11. Electronic density for FinFET of different gate length at 1.5 ns.

尾部形成平台区电流. 但是在栅长为 100 nm 时, 由于栅长较长, 源漏距离远, 高浓度电子区域不能将源漏导通, 所以 100 nm 器件漏电流脉冲不存在拖尾.

4.2.2 不同离子束半径

取离子束特征半径 w_t 分别为 50, 15, 5 和 2 nm 来研究其对漏电流脉冲的影响. 在 LET 相同时, 4 种不同离子束宽度在栅长 30 nm FinFET 中造成的漏电流脉冲瞬态为图 12 所示, 由图 12 可以看出, 相同 LET 时, 随着入射粒子束变宽, 漏电流脉冲幅值变小. 相比于离子束半径为 2 和 5 nm, 当离子束特征半径为 15 和 50 nm 时, 漏电流脉冲出现平台区, 且 50 nm 时漏电流脉冲尾部平台区电流值大于 15 nm.




图 12 30 nm 器件在不同特征半径重离子入射下漏电流脉冲

Fig. 12. Drain current transient for 30 nm FinFET when heavy ion incident device with different radius.

对于脉冲幅值变化解释: 图 9 所示为离子束宽度为 5 和 15 nm 时器件中电荷产生率径向分布, 相同 LET, 入射离子束越窄, 在离子束中心处产生的电子空穴对浓度越高, 则漂移电流越大, 漏电流脉冲幅值越大.

而当重离子束特征半径在 5 nm 以上时器件源漏将会被重离子电离产生的电子导通, 其特征半径越大, 导通现象越严重. 源漏导通就会导致拖尾平台区电流, 所以在图 12 中, 特征半径在 5 nm 以上时, 漏电流脉冲尾部存在平台区, 且平台区电流值随着特征半径增大而增大. 特征半径为 2 和 5 nm 时, 电离产生的电子较窄, 不能将源漏导通, 所以其漏电流在 1.04 ns 时就恢复到重离子入射前状态. 结合不同栅长器件源漏导通现象, 得到在垂

直栅极入射时, 当入射离子束特征宽度大于入射器件栅长的 1/3 时, 源漏就会出现导通. 因为重离子离子束在 3 倍的特征宽度范围内可以电离出导通器件源漏的高浓度电子.

4.2.3 重离子入射位置

图 13 为重离子垂直入射栅长 30 nm 器件漏、栅极时漏电流脉冲波形. 当重离子在栅极入射时会产生较大的拖尾平台区电流, 而在漏极入射时, 漏电流在 1.05 ns 时基本恢复到入射前状态. 该结果和上述理论相符, 重离子入射栅极, 源漏导通导致漏电流脉冲平台区; 而重离子入射漏极时, 在漏极中心电离产生高浓度电子空穴对, 没有覆盖到源极, 不能将源漏导通, 所以漏电流会很快降低. 因此对于同一器件, 入射位置靠近栅极中心, 器件更容易发生源漏导通.




图 13 当重离子从栅极和漏极入射时, FinFET 器件的漏电流脉冲

Fig. 13. Drain current transient for a FinFET when heavy ion incident at drain and gate.

5 结论

利用激光微束实验和三维 TCAD 仿真研究栅长 30—100 nm 体硅 FinFET 器件单粒子瞬态. 激光实验结果显示, 栅长 100 nm 以下 FinFET 器件漏电流脉冲在尾部存在明显的平台区, 这在大尺寸器件中不存在. 且随着栅长变短, 平台区电流值增大, 平台区持续时间在 10 ns 左右; 栅长 100, 60, 40 和 30 nm 器件平台区收集电荷量分别为脉冲总收集电荷的 34%, 40%, 51% 和 65%, 随着栅长变短, 平台区收集电荷对总收集电荷的贡献增大, 成为单粒子瞬态中对器件工作状态和性能的影响最大的部分. 三维 TCAD 仿真揭示了 100 nm 以下

FinFET 器件漏电流脉冲尾部平台区产生的物理机理为源漏导通. 器件栅长变短, 离子束特征宽度接近器件栅长时会在器件沟道和沟道下方体区产生高浓度电子空穴对, 衬底对空穴的收集速度大于源漏对电子的收集速度, 重离子入射结束, 在器件体区留下高浓度电子将源漏导通, 产生源漏导通电流. 源漏导通使器件体区电势升高, 抑制了体区高浓度电子扩散, 形成漏电流脉冲平台区. 研究结论指出, 对于 100 nm 以下体硅 FinFET 器件, 单粒子瞬态中的平台区电流会严重影响器件工作状态和性能, 这是 FinFET 器件单粒子效应中需要重点关注的问题, 也是将 FinFET 器件应用到航天器上需要克服的难题. 而平台区电流产生机理为体硅 FinFET 工艺下器件和电路的抗辐射加固设计提供了理论指导, 具有重要意义.

参考文献

- [1] Colinge J P 2008 *FinFETs and Other Multi-Gate Transistors* (New York: Springer) pp257–258
- [2] Herman C H J, Michiel S M, van AHM Arthur R 2011 *Analog Circuit Design-Robust Design, Sigma Delta Converters, RFID* (New York: Springer) pp69–87
- [3] Nsengiyumva P, Ball D R, Kauppila J S, Tam N, McCurdy M, Holman W T, Alles M L, Bhuvu B L, Massengill L W 2016 *IEEE Trans. Nucl. Sci.* **63** 266
- [4] Nsengiyumva P, Massengill L W, Alles M L, Bhuvu B L, Ball D R, Kauppila J S, Haeffner T D, Holman W T, Reed R A 2017 *IEEE Trans. Nucl. Sci.* **64** 441
- [5] Zhang H F, Jiang H, Assis T R, et al. 2017 *IEEE Trans. Nucl. Sci.* **64** 457
- [6] Nsengiyumva P, Massengill L W, Kauppila J S, Maharrey J A, Harrington R C, Haeffner T D, Ball D R, Alles M L, Bhuvu B L, Holman W T, Zhang E X, Rowe J D, Sternberg A L 2018 *IEEE Trans. Nucl. Sci.* **65** 223
- [7] Narasimham B, Hatami S, Anvar A, Harris D M, Lin A, Wang J K, Chatterjee I, Ni K, Bhuvu B L, Schrimpf R D, Reed R A, McCurdy M W 2015 *IEEE Trans. Nucl. Sci.* **62** 2578
- [8] Harrington R C, Maharrey J A, Kauppila J S, Nsengiyumva P, Ball D R, Haeffner T D, Zhang E X, Bhuvu B L, Massengill L W 2018 *IEEE Trans. Nucl. Sci.* **65** 1807
- [9] Karp J, Hart M J, Maillard P, Hellings G, Linten D 2018 *IEEE Trans. Nucl. Sci.* **65** 217
- [10] Gong H Q, Ni K, Zhang E X, Sternberg A L, Kozub J A, Ryder K L, Keller R F, Ryder L D, Weiss S M, Weller R A, Alles M L, Reed R A, Fleetwood D M, Schrimpf R D, Vardi A, Jesús A 2018 *IEEE Trans. Nucl. Sci.* **65** 296
- [11] Gong H Q, Ni K, Zhang E X, Sternberg A L, Kozub J A, Alles M L, Reed R A, Fleetwood D M, Schrimpf R D, Waldron N, Kunert B, Linten D 2019 *IEEE Trans. Nucl. Sci.* **66** 376
- [12] Ni K, Sternberg A L, Zhang E X, Kozub J A, Rong J, Schrimpf R D, Reed R A, Fleetwood D M, Alles M L, McMorrow D, Lin J Q, Vardi A, Jesús A 2017 *IEEE Trans. Nucl. Sci.* **64** 2069
- [13] El-Mamouni F, Zhang E X, Pate N D, Hooten N, Schrimpf R D, Reed R A, Galloway K F, McMorrow D, Warner J, Simoen E, Claeys C, Griffoni A, Linten D, Vizkelethy G 2011 *IEEE Trans. Nucl. Sci.* **58** 2563
- [14] El-Mamouni F, Zhang E X, Ball D R, Sierawski B, King M P, Schrimpf R D, Reed R A, Alles M L, Fleetwood D M, Linten D, Simoen E, Vizkelethy G 2012 *IEEE Trans. Nucl. Sci.* **59** 2674
- [15] Yu J T 2017 *Ph. D. Dissertation* (Changsha: National University of Defense Technology) (in Chinese) [于俊庭 2017 博士学位论文 (长沙: 国防科技大学)]
- [16] Yu J T, Chen S M, Chen J J, Huang P C, Song R Q 2016 *Chin. Phys. B* **25** 049401
- [17] Yu J T, Chen S M, Chen J J, Huang P C 2015 *Chin. Phys. B* **24** 119401
- [18] Wu Z Y, Zhu B N, Yi T Y, Li C, Liu Y, Yang Y T 2018 *J. Comput. Electron.* **17** 1608
- [19] Li G S, An X, Ren Z X, Wang J N, Huang R 2018 *IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT)* Qingdao, China, Oct. 31–Nov. 3, 2018 p1
- [20] Tian K, Cao Z, Xue Y X, Yang S Y 2010 *At. Energ. Sci. Technol.* **44** 489 (in Chinese) [田恺, 曹洲, 薛玉雄, 杨世宇 2010 原子能科学技术 **44** 489]
- [21] Haung J G, Han J W 2004 *Science in China Series G: Physics, Mechanics & Astronomy* **34** 601 (in Chinese) [黄建国, 韩建伟 2004 中国科学G辑: 物理学 力学 天文学 **34** 601]
- [22] Adams J H 1983 *IEEE Trans. Nucl. Sci.* **30** 4475
- [23] Zhuo Q Q, Liu H X, Hao Y 2012 *Acta Phys. Sin.* **61** 218501 (in Chinese) [卓青青, 刘红侠, 郝跃 2012 物理学报 **61** 218501]

Effect of source-drain conduction in single-event transient on nanoscaled bulk fin field effect transistor*

Lu Chao¹⁾²⁾ Chen Wei^{2)†} Luo Yin-Hong²⁾ Ding Li-Li²⁾ Wang Xun²⁾
Zhao Wen²⁾ Guo Xiao-Qiang²⁾ Li Sai³⁾

1) (*Key Laboratory of Particle and Radiation Imaging of Ministry of Education, Department of Engineering Physics, Tsinghua University, Beijing 100084, China*)

2) (*State Key Laboratory of Intense Pulsed Radiation Simulation and Effect, Northwest Institute of Nuclear Technology, Xi'an 710024, China*)

3) (*National Space Science Center, Chinese Academy of Sciences, Beijing 101400, China*)

(Received 15 December 2019; revised manuscript received 27 January 2020)

Abstract

Fin field effect transistor (FinFET) is a most widely used structure when the field effect transistor is scaled down to 30 nm or less. And there are few studies on single-event transient of FinFET devices with gate length below 30 nm. The single-event-transient on FinFET with gate length below 30 nm is worth studying. The single-event-transient responses of bulk FinFETs with 30 nm, 40 nm, 60 nm and 100 nm gate length are examined by using the pulsed laser and technology computer-aided design (TCAD) simulation in this article. First, we use the pulsed laser to ionize the gate of the FinFET device and detect the transient drain current of the FinFET device. The experimental results show that there are obvious platforms for the transient drain current tails of FinFETs with different gate lengths, and the platform current increases as the gate length of FinFET becomes shorter. The charges collected in the platform of FinFET devices with gate lengths of 100, 60, 40, and 30 nm are 34%, 40%, 51%, and 65% of the total charge collected in transient drain current, respectively. Therefore, when the FinFET device with the gate length below 100 nm, the platform current will seriously affect the device performance. Second, we use TCAD to simulate the heavy ion single-event effect of FinFET device and study the generation mechanism of platform region in transient drain current. The TCAD simulation explains this mechanism. Laser or heavy ions ionize high concentration electron-hole pairs in the device. The holes are quickly collected and the high concentration electrons are left under the FinFET channel. High concentration electrons conduct source and drain, generating the source-to-drain current at the tail of the transient drain current. Moreover the source-drain conduction enhances the electrostatic potential below the FinFET channel and suppresses high-concentration electron diffusion, making source-to-drain current decrease slowly and form the platform. The transient drain current tail has a long duration and a large quantity of collected charges, which seriously affects FinFET performance. This is a problem that needs studying in the single-event effect of FinFET device. It is also a problem difficult to solve when the FinFET devices are applied to spacecraft. And the generation mechanism of the transient drain current plateau region of FinFET device can provide theoretical guidance for solving these problems.

Keywords: single-event transient, source-drain conduction, platform current

PACS: 61.80.Az, 85.30.De, 85.35.-p, 61.80.Ed

DOI: 10.7498/aps.69.20191896

* Project supported by the Major Program of the National Natural Science Foundation of China (Grant No. 11690043).

† Corresponding author. E-mail: chenwei6802@163.com