

基于拉曼热测量技术的铜基复合物法兰 GaN 基晶体管的热阻分析^{*}

刘康¹⁾ 孙华锐^{1)2)†}

1) (哈尔滨工业大学(深圳)理学院, 深圳 518055)

2) (哈尔滨工业大学(深圳), 工业和信息化部微纳光电信息系统重点实验室, 深圳 518055)

(2019年6月14日收到; 2019年10月29日收到修改稿)

采用拉曼热测量技术结合有限元热仿真模型, 分析比较新型铜/石墨复合物法兰封装与传统铜钼法兰封装的 GaN 器件的结温与热阻, 发现前者的整体热阻比铜钼法兰器件的整体热阻低 18.7%, 器件内部各层材料的温度分布显示铜/石墨复合物法兰在器件中的热阻占比相比铜钼法兰在器件中的热阻占比低 13%, 这证明使用高热导率铜/石墨复合物法兰封装提高 GaN 器件热扩散性能的有效性。通过对两种 GaN 器件热阻占比的测量与分析, 发现除了封装法兰以外, 热阻占比最高的是 GaN 外延与衬底材料之间的界面热阻, 降低界面热阻是进一步提高器件热性能的关键。同时, 详细阐述了使用拉曼光热技术测量 GaN 器件结温和热阻的原理和过程, 展示了拉曼光热技术作为一种 GaN 器件热特性表征方法的有效性。

关键词: GaN 高电子迁移率晶体管, 热阻, 铜/石墨法兰, 拉曼热测量

PACS: 85.30.Tv, 65.40.-b, 62.23.Pq, 78.30.-j

DOI: 10.7498/aps.69.20190921

1 引言

GaN 基高电子迁移率晶体管(HEMT)得益于其高频率响应和高击穿电压特性, 成为高频和高功率等领域应用的有力竞争者^[1–6]。近年来, GaN 晶体管的功率密度得到显著的提高^[7], 高功率密度会在器件沟道内产生大量的焦耳热^[8], 使得 GaN 器件的可靠性和器件性能降低^[9–11]。因此 GaN 器件的热管理问题成为限制其在大功率、高频率等领域应用进一步发展的重要原因之一, 也成为目前针对 GaN 器件可靠性方面的研究焦点^[12,13]。GaN 器件的工作结温由从外延层、成核层和衬底层到芯片黏连层、法兰封装材料等各层材料的热扩散性能决定。因此, 准确表征各层材料在器件中的热阻占比

对器件热设计和可靠性评估非常重要。在上述各层热阻中, GaN 器件的近结热阻受到材料本征热输运性质以及器件对材料厚度要求的限制, 但可以通过成核层材料的生长条件调控 GaN 外延与衬底间的界面热阻^[14]。另一方面, 可以通过使用更高热导率的法兰材料减小封装部分的热阻, 例如石墨与铜形成的复合材料具有与半导体材料相近的热膨胀系数、较低的密度及较高的热导率^[15,16]。其中, 采用放电等离子或热压烧结制备出的铜/石墨复合材料的热导率可达 300—400 W/(m·K)^[15,16], 被视为非常有潜力的电子封装材料。

本文通过拉曼热测量技术准确表征了热压烧结法制备的铜/石墨复合物法兰封装的 GaN 场效应管在不同功率下的结温, 结合拉曼热测试与有限元热仿真结果的比对分析得到 GaN 器件的各层热

* 国家自然科学基金青年科学基金(批准号: 61604049)、深圳市海外高层次人才技术创新项目(批准号: KQJSCX20170726104440871)和深圳市引进人才启动经费资助的课题。

† 通信作者。E-mail: huarui.sun@hit.edu.cn

阻，并与由传统铜钼法兰封装的 GaN 器件进行对比。结果发现由高热导率铜/石墨复合物法兰封装的 GaN 器件的整体热阻比由铜钼法兰封装的 GaN 电子器件的整体热阻低 18.7%，从器件层面证明使用铜/石墨法兰封装降低 GaN 器件热阻、提高热扩散能力的可行性。同时，本文也阐明应用拉曼热测量技术结合热仿真模型分析 GaN 电子器件各部分热阻的具体方法和独特优势。

2 GaN 器件信息和拉曼热测量技术

本文测量的器件是以 SiC 为衬底的 GaN 基微波晶体管，AlGaN/GaN 外延的厚度为 $1.2 \mu\text{m}$ ，SiC 衬底的厚度为 $100 \mu\text{m}$ ，在 SiC 衬底和 GaN 外延之间有 20 nm 的 AlN 成核层。铜/石墨法兰是以天然鳞片石墨粉和纯铜粉为原料，通过真空热压烧结制备而成，法兰厚度为 1 mm ，用激光闪射法导热仪测量的热导率为 $300 \text{ W}/(\text{m}\cdot\text{K})$ ，而对比器件的封装是传统常用的铜钼法兰，热导率为 $167 \text{ W}/(\text{m}\cdot\text{K})$ 。在法兰和 SiC 衬底之间有 $12 \mu\text{m}$ 的 AuSn 合金黏附层。被测器件的结构示意图如图 1(a) 所示。器件单指栅宽 $300 \mu\text{m}$ ，总栅宽 19.2 mm ，栅极间距为 $38 \mu\text{m}$ 和 $82 \mu\text{m}$ 交替排列。虽然不同测试方法的测量机理不同，测量结果会有差异 [17]，但 GaN 电子器件的焦耳自生热主要产生在栅极脚下靠近漏极一侧的狭小空间内，通常只有微米尺度。因此在现代 GaN 电子器件热阻的表征手段中，具有较高空间分辨率的拉曼热测量和热成像技术是相对较为成熟且准确性相对较高的方法 [17–21]。

如图 1(a) 所示，由于拉曼热测量技术中所使用的 532 nm 激光可以穿透同为宽禁带半导体的 GaN 和 SiC，而且拉曼光谱具有材料选择性，因此被测器件 GaN 外延层和 SiC 衬底层的拉曼峰信息可被同时提取。测量时激光透过数值孔径 $NA = 0.5$ 的物镜，聚焦在器件栅极脚下靠近漏极的一侧的 AlGaN/GaN 表面，该区域电场强度最高，为沟道内温度最高的区域。拉曼热测量技术的原理是利用被测材料的拉曼特征峰具有温度依赖性，这是晶格常数随着温度变化而改变，而相应的声子振动模式的频率随之改变产生的。对 GaN 和 SiC 来讲，这种温度依赖性在室温以上是线性的，即 GaN 和

SiC 的拉曼特征峰会随着温度的升高呈现线性的偏移 [22]，通过偏移的波数值可以得到材料的温度升高值。图 1(b) 为被测器件在 50°C 和 300°C 下的拉曼光谱，包括 GaN 外延的 $E_2(\text{high})$ 和 $A_1(\text{LO})$ 峰，以及 SiC 衬底的 FTO 峰，可以看到 GaN 和 SiC 的特征峰随着温度升高发生红移。




图 1 (a) 被测 GaN 高电子迁移率场效应管器件结构以及拉曼热测量的示意图；(b) 被测器件在 50°C 和 300°C 的拉曼特征峰：包括 GaN 外延的 $E_2(\text{high})$ 和 $A_1(\text{LO})$ 峰，以及 SiC 衬底的 FTO 峰

Fig. 1. (a) Schematic structure of the GaN-on-SiC HEMT under test in the Raman optothermal measurement; (b) Raman peaks of the GaN-on-SiC HEMT at 50°C and 300°C ，including the $E_2(\text{high})$ and $A_1(\text{LO})$ peaks of the GaN epitaxy and the FTO peak of the SiC substrate.

为准确表征器件沟道和衬底上表层的温度，首先对器件中 GaN 和 SiC 的温度系数进行校准。在校准的过程中使用高精度温控台严格控制器件的温度，从室温开始，每升高 25°C 测量 1 次 GaN 和 SiC 的拉曼特征峰，直到 300°C 。图 2(a) 和图 2(b) 分别显示了被测器件 GaN $A_1(\text{LO})$ 峰和 SiC FTO 峰位置随温度变化的关系，通过线性拟合得到 GaN $A_1(\text{LO})$ 峰的温度系数为 $-0.026 \text{ cm}^{-1}\cdot\text{K}^{-1}$ ，SiC FTO 峰的温度系数为 $-0.023 \text{ cm}^{-1}\cdot\text{K}^{-1}$ 。




图 2 (a) GaN A₁(LO) 拉曼峰随温度的变化关系, 线性拟合得到的温度系数为 $-0.026 \text{ cm}^{-1}\cdot\text{K}^{-1}$; (b) SiC FTO 拉曼峰随温度的变化关系, 线性拟合得到的温度系数为 $-0.023 \text{ cm}^{-1}\cdot\text{K}^{-1}$

Fig. 2. (a) Position of the GaN A₁(LO) Raman peak as a function of temperature. The temperature coefficient from the linear fit is $-0.026 \text{ cm}^{-1}\cdot\text{K}^{-1}$; (b) position of the SiC FTO Raman peak as a function of temperature. The temperature coefficient from the linear fit is $-0.023 \text{ cm}^{-1}\cdot\text{K}^{-1}$.

得到校准的温度系数后, 测量器件在不同功率工作状态下 GaN A₁(LO) 峰和 SiC FTO 峰的偏移。由于器件的生热量随功率密度成正比例增加, GaN 和 SiC 相应位置的温度也随功率密度的增加而升高, 造成的拉曼峰移随功率密度的线性关系的斜率称为 GaN A₁(LO) 峰和 SiC FTO 峰的功率系数。我们使用双通道直流电源分别给 GaN 器件的栅-源两极和漏-源两极之间施加电压, 用万用表测量漏极电流。从器件关断状态(栅极负压)开始, 功率密度大约每增加 0.3 W/mm 需多次测量 GaN A₁(LO) 峰和 SiC FTO 峰的峰位。多次测量是为了尽可能的减少测量的不确定性, 提高测量准确度。整个测量过程中将热电偶放置在电路板上靠近器件工作区域的位置, 测得的不同功率密度下的板温作为器件封装法兰背板的温度。图 3(a),(b) 分别显示了被测器件 GaN A₁(LO) 峰、SiC FTO 峰随着功率密度升高的偏移, 通过线性拟合得到 GaN

A₁ (LO) 峰的功率系数为 $-1.86 \text{ cm}^{-1}\cdot\text{mm}/\text{W}$, SiC FTO 峰的功率系数为 $-1.25 \text{ cm}^{-1}\cdot\text{mm}/\text{W}$ 。




图 3 (a) GaN A₁(LO) 拉曼峰随器件功率密度的变化关系, 线性拟合得到的功率系数为 $-1.86 \text{ cm}^{-1}\cdot\text{mm}/\text{W}$; (b) SiC FTO 拉曼峰随器件功率密度的变化关系, 线性拟合得到的功率系数为 $-1.25 \text{ cm}^{-1}\cdot\text{mm}/\text{W}$ 的功率系数

Fig. 3. (a) Position of the GaN A₁(LO) Raman peak as a function of the device power density. The power density coefficient from the linear fit is $-1.86 \text{ cm}^{-1}\cdot\text{mm}/\text{W}$; (b) position of the SiC FTO Raman peak as a function of the device power density. The power density coefficient from the linear fit is $-1.25 \text{ cm}^{-1}\cdot\text{mm}/\text{W}$.

以特征峰的偏移作为中间变量即可得出不同功率密度下对应的器件中 GaN 外延的温度和衬底上表层的温度, 结合由热电偶测量的封装法兰的温度, 可以得到不同功率密度下对应的器件中沿纵向延伸不同深度处的温度。需要强调的是, 拉曼光热实验中使用的激光波长 ($\lambda = 532 \text{ nm}$) 和透镜的数值孔径 ($NA = 0.5$) 决定了激光聚焦在 GaN 表面时景深为 $8\text{--}10 \mu\text{m}$ ^[18], 所以对透明的 GaN 来说拉曼探测的有效区域是整个 GaN 外延层厚度, 对 SiC 拉曼探测的有效区域是 SiC 衬底上表层(即界面处)的 $7\text{--}9 \mu\text{m}$, 而通过拉曼峰移得到的温度是有效区域的平均温度。实际上, $1\text{--}2 \mu\text{m}$ GaN 外延层厚度的平均温度同器件结温非常接近, 详见第 3 节中的结果与讨论。

3 铜/石墨法兰和铜钼法兰封装器件的测量结果与讨论

图 4(a) 显示了被测铜/石墨法兰封装器件 GaN 层、SiC 上表层和封装法兰的温度随功率密度增加成线性增加的关系, 图中的点代表使用拉曼热测量的实验值, 拟合直线的斜率代表每增加 1 W/mm 功率密度对应各部分的温度升高值, 即与环境温度间的热阻. GaN 层和 SiC 上表层的温度差随功率密度增加的变化系数描述了器件中 GaN 外延层和 SiC 衬底层之间的热阻; GaN 层和封装法兰之间的温度差随功率密度增加的变化系数描述了器件的整体热阻, 如图 4(b) 所示. 被测铜/石墨法兰

器件中 GaN 与 SiC 之间的热阻为 14.7 mm·K/W, 器件整体热阻为 42.9 mm·K/W. 作为对比, 图 4(c) 是被测铜钼法兰封装器件 GaN 层、SiC 上表层和封装法兰的温度随功率密度增加的变化情况; 图 4(d) 是铜钼法兰封装器件 GaN 层和 SiC 上表层的温度差、GaN 层和封装法兰之间的温度差随功率密度升高的变化. 器件中 GaN 与 SiC 之间的热阻为 14.4 mm·K/W, 而器件整体热阻为 52.8 mm·K/W. 如表 1 所示, 两种铜基法兰封装的 GaN 器件中 GaN 与 SiC 间的热阻几乎相等, 这是材料界面层生长一致性的必然结果; 而铜/石墨法兰器件的整体热阻相比铜钼法兰器件低 18.7%, 这是铜/石墨法兰材料的高热导率造成的.




图 4 (a) 铜/石墨法兰封装器件 GaN 层、SiC 上表层和封装法兰的温度随功率密度的变化; (b) 铜/石墨法兰封装器件 GaN 层和 SiC 上表层的温度差、GaN 层和封装法兰之间的温度差随功率密度的变化; (c) 铜钼法兰封装器件 GaN 层、SiC 上表层和封装法兰的温度随功率密度的变化; (d) 铜钼法兰封装器件 GaN 层和 SiC 上表层的温度差、GaN 层和封装法兰之间的温度差随功率密度增加的变化

Fig. 4. (a) Measured temperature of GaN, SiC, and the Cu/graphite flange as a function of the device power density; (b) temperature differences between GaN and SiC, and between GaN and the Cu/graphite flange as a function of the device power density; (c) measured temperature of GaN, SiC, and the CuMo flange as a function of the device power density; (b) temperature differences between GaN and SiC, and between GaN and the CuMo flange as a function of the device power density.

表 1 两种铜基法兰封装 GaN 器件的热阻对比

Table 1. Thermal resistance of GaN HEMT with different Cu-based flange materials.

GaN场效应管法兰封装材料	热导率/W·(m·K) ⁻¹	GaN-SiC间热阻/mm·K·W ⁻¹	器件整体热阻/mm·K·W ⁻¹
铜/石墨	300	14.7	42.9
铜钼	167	14.4	52.8

为了更好地理解器件各层的热阻占比, 根据被测器件的实际几何尺寸以及实验测量的条件使用有限元热仿真模型模拟器件在对应功率密度下各层的温度, 其中使用的各层材料的几何参数和热学性质参数在表 2 中列出. GaN, SiC, AuSn 等材料的热导率都是器件常用的文献值^[23,24], 法兰封装材料的热导率是供应商提供的激光闪射导热仪的测量值. 热模拟中器件工作的功率密度作为热源的功率密度控制在 0—1.7 W/mm 范围内, 实验测得的法兰温度作为器件的边界温度. GaN 与 SiC 之间的等效界面热阻, 包含 20 nm 厚成核层材料 AlN 的热阻以及 GaN/AlN 与 AlN/SiC 两个界面热阻, 被当作变量用于拟合 GaN 与 SiC 上表面温度的测量值. 当 GaN-SiC 等效界面热阻为 50 m².K/GW 时, GaN 与 SiC 温度的模拟值与测量结果匹配. 关于热仿真模型的更多细节可以参考本课题组的另一篇文章^[25]. 值得注意的是, 这里用来拟合的 GaN 与 SiC 的温度为前文所述的拉曼探测有效区域的温

度平均值, 而图 5(a) 和图 5(b) 分别显示铜/石墨法兰和铜钼法兰封装的 GaN 器件的结温(即 GaN 上表面峰值温度)和 AlN/SiC 界面温度的模拟值和实测值的对比, 会比 GaN 与 SiC 中探测有效区域的实测平均值略高(3%), 这个结果表明拉曼热测量技术的结果在 GaN 外延厚度不大(1 μm 左

表 2 有限元热仿真分析中使用的各层材料的尺寸及热导率

Table 2. Dimensions and thermal conductivity of each layer in the GaN-on-SiC HEMT used in the finite element device thermal simulation.

材料	厚度/μm	热导率/W·(m·K) ⁻¹
AlGaN/GaN	1.2	$160 \times (T/300)^{-1.42}$ ^[23]
AlN	0.02	拟合提取出等效界面热阻约为 50 m ² .K/GW
SiC	100	$400 \times (T/300)^{-1}$ ^[23]
AuSn	12	57 ^[24]
铜钼	1000	167 ^[24]
铜/石墨	1000	300




图 5 (a) 铜/石墨法兰封装的 GaN 器件的 GaN 外延和 SiC 衬底上表层温度的模拟值(线)和实测值(点); (b) 铜钼法兰 GaN 电子器件的结温和 SiC 衬底上表层温度的模拟值和实测值的对比; (c) 1.43 W/mm 功率密度下铜/石墨法兰和铜钼法兰封装 GaN 器件在垂直器件表面方向上的温度分布; (d) 铜/石墨法兰和铜钼法兰封装 GaN 器件各层材的热阻占比(其中 TBR 的材料为 AlN)

Fig. 5. (a) Simulated (line) and measured (dot) junction temperatures of the Cu/graphite flanged device; (b) simulated (line) and measured (dot) junction temperatures of the CuMo flanged device; (c) depth wise temperature distribution of the Cu/graphite flanged device and the CuMo flanged device at the power density of 1.43 W/mm; (d) thermal resistance of each layer within the Cu/graphite flanged device and the CuMo flanged device (The material of TBR is AlN).

右)的情况下足够接近 GaN 表面的峰值温度, 能较为准确和可靠地用于 GaN 器件结温和器件失效时间的评估。

通过热仿真还可以得出被测 GaN 电子器件在垂直器件表面方向上的温度分布, 以及各层材料的热阻占比, 这样可以更直观地了解器件内部的热输运过程, 如图 5(c) 和图 5(d) 所示。图 5(c) 为功率密度为 1.43 W/mm 情况下铜/石墨法兰器件和铜钼法兰器件的纵向温度分布, 图中的实线即为模拟值, 点则代表实际测量值, 拟合得到的 GaN 与 SiC 之间的等效界面热阻为 $50 \text{ m}^2\cdot\text{K}/\text{GW}$ 。在功率密度均为 1.43 W/mm 的情况下, 铜/石墨法兰器件的模拟结温 128.4 °C 比铜钼法兰器件的模拟结温 151.3 °C 降低 15.1 %; 两个器件唯一的差别就是封装材料不同, 表明器件导热性能的改良得益于封装材料热导率的提高。如表 2 所示, 被测器件的铜/石墨复合法兰的热导率可达 $300 \text{ W}/(\text{m}\cdot\text{K})$, 比铜/钼法兰的热导率 $167 \text{ W}/(\text{m}\cdot\text{K})$ 高 79.6 %。此外, 从图 4(a) 和图 4(c) 的对比中可以发现, 铜/石墨法兰封装的器件中 GaN 外延、SiC 衬底上表层、法兰背板的温度随功率密度升高的变化系数相比铜钼法兰封装器件的对应值分别降低 17%, 21%, 11%, 表明在相同的功率密度下, 铜/石墨法兰器件的各层温度均低于相应的铜钼法兰器件的各层温度。图 5(d) 直观地展示了 1.43 W/mm 功率密度下铜/石墨法兰器件和铜钼法兰器件的各层材料热阻占比。对于整个器件来讲热阻占比最大的部分就是封装法兰, 其中铜/石墨法兰约占 GaN 电子器件整体热阻的 40%, 铜钼法兰约占 GaN 电子器件整体热阻的 53%。相较于铜钼法兰, 铜/石墨法兰的热阻占比降低了 13%, 这个结果使器件的整体热阻降低 18.7%。本文所测的铜/石墨法兰的热导率为 $300 \text{ W}/(\text{m}\cdot\text{K})$, 根据文献 [16] 的结果, 该热导率对应的石墨质量分数近似为 50%。如果进一步提高铜/石墨法兰的热导率, 比如石墨质量分数为 40% 的铜/石墨复合材料热导率可达 $378 \text{ W}/(\text{m}\cdot\text{K})$ ^[16], 通过热仿真模拟的结果表明可以使器件的整体热阻降低 19.8%。通过调整铜/石墨复合材料中石墨的质量分数可以使法兰的热导率达到最佳。这是因为虽然石墨本身的热导率高于铜的热导率, 但是随着石墨质量分数的增加, 铜与石墨的界面也会增加, 同时受热压烧结工艺的影响, 材料中的空隙也会增多, 这些因素均导致材料中的自由电子和声子散射

的增多, 从而降低材料的热导率。对图 5(c) 和图 5(d) 的分析还可以发现, 对于整个器件来说, 热阻占比较高的除了法兰之外, 还有界面热阻, 其占铜/石墨法兰器件整体热阻的 22% 和占铜钼法兰器件整体热阻的 18%。本文中拟合得到的 GaN-on-SiC 电子器件的界面热阻约为 $50 \text{ m}^2\cdot\text{K}/\text{GW}$, 与 Riedel 等^[26]采用拉曼热成像技术的测量结果约 $47 \text{ m}^2\cdot\text{K}/\text{GW}$ 相近, 但是比本课题组采用瞬态热反射法测量的另一种工艺生长的 SiC 基 GaN 外延片的界面热阻约 $25 \text{ m}^2\cdot\text{K}/\text{GW}$ 高了 1 倍^[27]。通过有限元模拟发现, 如果器件的界面热阻降低到 $25 \text{ m}^2\cdot\text{K}/\text{GW}$, 则结温会进一步降低 2.7%, 整体热阻会相应地降低 5.6%。GaN 晶片的界面热阻受外延生长工艺影响, 尤其是成核层内部或者界面附近的微观结构和缺陷会通过增加声子散射率、降低声子的平均自由程来阻碍热传递。研究表明, 与常用的金属有机化学气相沉积相比, 热壁外延技术可以有效地降低 GaN 外延和 SiC 衬底之间的界面热阻^[26]。这是因为热壁外延技术生长的 AlN 成核层更趋向于单晶, 这导致了较少的缺陷、晶粒和晶界的声子散射, 因此成核层具有更高的热导率。界面热阻的降低将会进一步提高器件的热扩散性能。

4 结 论

利用拉曼热测量技术结合有限元热仿真模型分析并对比两种铜基复合物材料法兰封装的 GaN 高电子迁移率晶体管的热阻, 发现由铜/石墨法兰封装的 GaN 器件的整体热阻比由铜钼法兰封装的同种 GaN 器件的降低了 18.7%, 在 1.43 W/mm 功率密度下的结温降低 15% 以上, 法兰的热阻占比降低约 13%。这证明使用铜/石墨法兰封装提高 GaN 器件热扩散能力的可行性, 同时也充分说明了拉曼热测量技术与有限元热仿真模型结合的方法是对 GaN 器件结温及各层热阻表征分析的有效工具。此外, 从对器件热阻占比的分析发现, GaN 与 SiC 之间的等效界面热阻需要大幅减小以进一步地降低器件热阻, 这可以通过材料生长过程的调控来实现。

参考文献

- [1] Huang H, Sun Z, Cao Y, Li F, Zhang F, Wen Z, Hu L 2018 *J. Phys. D: Appl. Phys.* **51** 345102

- [2] Huang H, Li F, Sun Z, Cao Y 2018 *Micromachines* **9** 658
- [3] Bagnall K R, Saadat O I, Joglekar S, Palacios T, Wang E N 2017 *IEEE Trans. Electron Devices*. **64** 2121
- [4] Chen K J, Häberlen O, Lidow A, Tsai C L, Ueda T, Uemoto Y, Wu Y 2017 *IEEE Trans. Electron Devices*. **64** 779
- [5] Zhang Z R, Fang Y L, Yin J Y, Guo Y M, Wang B, Wang Y G, Li J, Lu W L, Gao N, Liu P, Feng Z H 2018 *Acta Phys. Sin.* **67** 076801 (in Chinese) [张志荣, 房玉龙, 尹甲运, 郭艳敏, 王波, 王元刚, 李佳, 芦伟立, 高楠, 刘沛, 冯志红 2018 物理学报 **67** 076801]
- [6] Tang W X, Hao R H, Chen F, Yu G H, Zhang B S 2018 *Acta Phys. Sin.* **67** 198501 (in Chinese) [唐文昕, 郝荣晖, 陈扶, 于国浩, 张宝顺 2018 物理学报 **67** 198501]
- [7] Wu Y F, Moore M, Saxler A, Wisleder T, Parikh P 2006 *64th Device Research Conference IEEE State College, PA, USA, June 26–28, 2006* p151
- [8] Zhou Y, Anaya J, Pomeroy J, Sun H, Gu X, Xie A, Kuball M 2017 *ACS Appl. Mater. Interfaces* **9** 34416
- [9] Sun H R, Pomeroy J W, Simon R B, Francis D, Faili F, Twitchen D J, Kuball M 2016 *IEEE Electron Device Lett.* **37** 621
- [10] Won Y, Cho J, Agonafer D, Asheghi M, Goodson K E 2015 *IEEE Trans. Compon., Packag., Manuf. Technol.* **5** 737
- [11] Sun H R, Simon R B, Pomeroy J W, Francis D, Faili F, Twitchen D J, Kuball M 2015 *Appl. Phys. Lett.* **106** 111906
- [12] Yan Z, Liu G, Khan J M, Balandin A A 2012 *Nat. Commun.* **3** 827
- [13] Ma Z H, Cao H C, Lin S, Li X D, Zhao L X 2019 *Solid-State Electron.* **156** 92
- [14] Manoi A, Pomeroy J W, Killat N, Kuball M 2010 *IEEE Electron Device Lett.* **31** 1395
- [15] Zhang Y M, He X B, Shen X Y, Liu Q, Qu X H 2012 *Mater. Sci. Eng. Powder. Metall.* **17** 339 (in Chinese) [张昊明, 何新波, 沈晓宇, 刘谦, 曲选辉 2012 粉末冶金材料科学与工程 **17** 339]
- [16] Xu Y, Xue P J, Wei Q S, Shi Y S 2013 *Hot Working Technol.* **42** 111 (in Chinese) [许尧, 薛鹏举, 魏青松, 史玉生 2013 热加工工艺 **42** 111]
- [17] Fu J J, Zhao L X, Cao H C, Sun X J, Sun B J, Wang J X, Li J M 2016 *AIP Adv.* **6** 055219
- [18] Kuball M, Pomeroy J W 2016 *IEEE Trans. Device Mater. Reliab.* **16** 667
- [19] Pomeroy J W, Bernardoni M, Dumka D C, Fanning D M, Kuball M 2014 *Appl. Phys. Lett.* **104** 083513
- [20] Anaya J, Rossi S, Alomari M, Kohn E, Tóth L, Pécz B, Kuball M 2015 *Appl. Phys. Lett.* **106** 223101
- [21] Pomeroy J W, Middleton C, Singh M, Dalcanale S, Uren M J, Wong M H, Kuball M 2018 *IEEE Electron Device Lett.* **40** 189
- [22] Sarua A, Ji H, Kuball M, Uren M J, Martin T, Hilton K P, Balmer R S 2006 *IEEE Trans. Electron Devices*. **53** 2438
- [23] Wang A, Tadjer M J, Calle F 2013 *Semicond. Sci. Technol.* **28** 055010
- [24] Guo H, Kong Y, Chen T 2017 *Diamond Relat. Mater.* **73** 260
- [25] Zou B, Sun H R, Guo H X, Dai B, Zhu J Q 2019 *Diamond Relat. Mater.* **95** 28
- [26] Riedel G J, Pomeroy J W, Hilton K P, Maclean J O, Wallis D J, Uren M J, Pozina G 2008 *IEEE Electron Device Lett.* **30** 103
- [27] Liu K, Zhao J W, Sun H R, Guo H X, Dai B, Zhu J Q 2019 *Chin. Phys. B* **28** 060701

Raman thermometry based thermal resistance analysis of GaN high electron mobility transistors with copper-based composite flanges*

Liu Kang¹⁾ Sun Hua-Rui^{1)2)†}

1) (School of Science, Harbin Institute of Technology (Shenzhen), Shenzhen 518055, China)

2) (Key Laboratory of Micro-Nano Optoelectronic Information System of Ministry of Industry and

Information Technology, Harbin Institute of Technology (Shenzhen), Shenzhen 518055, China)

(Received 14 June 2019; revised manuscript received 29 October 2019)

Abstract

The electrical performance and the long-term reliability of GaN-based high electron mobility transistors (HEMTs) are greatly affected by the Joule self-heating effect under high power density operation condition. Measurement of the junction temperature and analysis of the thermal resistance of the constituent layers including the packaging material are critically important for thermal design and reliability assessment of GaN-based HEMTs. In this paper, Raman thermometry combined with the finite element thermal simulation is used to compare the junction temperature and the thermal resistance of a GaN HEMT mounted on a novel Cu/graphite composite flange with those of a conventional CuMo flanged device. The results show that the junction temperature of the Cu/graphite flanged device is 15% lower than that of the CuMo flanged device at a power dissipation of 1.43 W/mm, while the overall device thermal resistance is 18.7% lower in the Cu/graphite flanged device. In addition, the temperature distributions of each layer along the cross-plane direction are analyzed for the two devices; the thermal resistance ratio of the Cu/graphite flange is 40% of the overall device thermal resistance, while the CuMo flange account for 53% of the overall thermal resistance of the device. This proves the effectiveness and benefit of using the Cu/graphite composite material package of high thermal conductivity to improve the heat dissipation of GaN HEMTs. By tuning the mass fraction of the graphite, it is possible to further increase the thermal conductivity of the Cu/graphite composite flange and to further reduce the device thermal resistance. It is observed in the Raman thermal measurement that the highest thermal resistance after flanging is the interfacial thermal resistance between the GaN epitaxial layer and the SiC substrate ($\sim 50 \text{ m}^2\text{-K/GW}$). For obtaining the better thermal characteristics of the GaN HEMT, it is crucial to reduce the GaN/SiC interfacial thermal resistance through interface engineering during the epitaxial growth. In the meantime, Raman thermometry combined with the finite element thermal simulation is demonstrated to be an effective method for implementing the thermal characterization of the GaN-based devices and the constituent material layers, and the principle and procedure of the method are described in detail in the paper.

Keywords: GaN high electron mobility transistor, thermal resistance, Cu/graphite flange, Raman thermometry

PACS: 85.30.Tv, 65.40.-b, 62.23.Pq, 78.30.-j

DOI: [10.7498/aps.69.20190921](https://doi.org/10.7498/aps.69.20190921)

* Project supported by the Young Scientists Fund of the National Natural Science Foundation of China (Grant No. 61604049), the Shenzhen Overseas High-Caliber Personnel Technology Innovation Project, China (Grant No. KQJSCX20170726104440871), and the Startup Funding of Shenzhen, China.

† Corresponding author. E-mail: huarui.sun@hit.edu.cn