高压抗辐射横向扩散金属氧化物半导体的设计与研究

初 飞^{1,2} 陈洪转¹ 彭 领² 王 瑛² 宁静怡² ¹(南京航空航天大学 南京 211106) ²(北京微电子技术研究所 北京 100076)

摘要 针对宇航级功率集成电路中横向扩散金属氧化物半导体(LDMOS)器件抗单粒子辐射性能低的问题, 开展了高压LDMOS抗单粒子效应加固技术的研究,采用重掺杂P+well及漏区缓冲层结构设计了一种耐压为 60 V的N型LDMOS器件。利用TCAD软件对重掺杂P+well及漏区缓冲层结构的加固机理进行仿真分析,并 对回片器件利用Ta离子(线性能量转移,LET=79.2 MeV·cm²/mg)进行辐照试验验证,结果表明,提高Pwell掺 杂浓度和采用缓冲层结构可将高压LDMOS器件抗单粒子烧毁电压提升至60 V。 关键词 功率集成电路,横向扩散金属氧化物半导体(LDMOS),单粒子烧毁,单粒子栅穿

中图分类号 TN402

DOI: 10.11889/j.1000-3436.2022-0035

Research and design of high voltage radiation hardened lateral diffused metal oxide semiconductor

CHU Fei^{1,2} CHEN Hongzhuan¹ PENG Ling² WANG Ying² NING Jingyi² ¹(Nanjing University of Aeronautics and Astronautics, Nanjing 211106, China) ²(Beijing Microelectronics Technology Institute, Beijing 100076, China)

ABSTRACT Lateral diffused metal oxide semiconductors (LDMOS) used in power management integrated circuits demonstrate low anti-radiation performance. To address this issue, a high voltage radiation hardened LDMOS structure was studied, and an N-LDMOS device with a breakdown voltage of 60 V was designed. We analyzed the radiation hardening mechanism of the heavily doped P+well and buffer layer structures using the Ta ion model (Linear energy transfer, LET=79.2 MeV·cm²/mg) with a TCAD simulation tool and verified it via an irradiation test. The results revealed that by using the heavily doped P+well and buffer layer structures, the single event burnout voltage of the high-voltage LDMOS could be improved to 60 V.

KEYWORDS Power IC, Lateral diffused metal oxide semiconductors, Single event burnout, Single event gate rupture

CLC TN402

横向扩散金属氧化物半导体(LDMOS)具有高 耐压、高开关速度及高线性度等特点,是功率集成 电路中电平转换及驱动模块的优选器件,因其制备 工艺与CMOS及BJT器件兼容度较高,因此,被广 泛用于高压模拟开关、驱动器及电源管理电路等集 成电路中^[1]。在宇航及辐射环境中,集成电路会受到

Received 23 March 2022; accepted 06 May 2022

第一作者:初飞,男,1979年出生,研究方向为数模混合集成电路设计、抗辐射加固设计、复杂装备算法研究、卫星导航应用、 科技和质量管理,博士研究生,研究员,E-mail:sdcf_2000@163.com

收稿日期: 初稿 2022-03-23; 修回 2022-05-06

First author: CHU Fei (male) was born in 1979, engaging in digital-analog mixed IC design, radiation hardenreinforcement design, complex equipment algorithm research, satellite navigation application, and technology and quality management, graduate student, professor, E-mail: sdcf_2000@163.com

各种高能射线及粒子的辐照而导致性能降低或功 能失效,最终造成飞行器发生数据错误、功能中断 甚至"瘫痪"^[2,3]。对于功率集成电路而言,由于 LDMOS器件的高压偏置及其结构中寄生晶体管的 存在,为功率集成电路引入了单粒子栅穿(Single event gate rupture, SEGR)和单粒子烧毁(Single event burnout, SEB)两种辐射效应^[1,3],极易造成电 路及系统在单粒子辐射环境中发生永久损伤,这也 增加了宇航级功率集成电路抗单粒子效应的加固 难度。近年来,由于LDMOS单粒子效应造成的电路 失效问题日益剧增,抗辐射LDMOS结构的设计与 研究也成为国内外抗辐射加固技术研究的热点 之一^[4]。

目前,国内外科研人员针对LDMOS单粒子效应机理及抗辐射加固结构开展了一系列的研究。其中,Shea等^[56]通过采用P+埋层结构降低LDMOS器件Pwell区导通电阻,提高器件抗单粒子烧毁的能力;针对LDMOS的单粒子效应及总剂量效应进行了一定的研究,通过采用PBL及PEPI等结构,完成了30V抗辐射LDMOS的设计^[7]。然而,目前国内外研究的抗辐射LDMOS的结构耐压较低,而宇航用驱动器及DCDC转换器等功率集成电路对击穿电压 60V的抗辐射LDMOS器件提出了明确需求;另一方面,现有的抗辐射LDMOS结构虽与集成电路工艺兼容,但其制备工艺相对复杂,开发难度也相对较高。

本文针对宇航级功率集成电路对60 V LDMOS 器件的应用需求,设计了一种抗辐射 LDMOS 器件, 基于 Sentaurus TCAD 仿真工具对该器件进行了单 粒子烧毁及单粒子栅穿效应的仿真分析,并利用高 能 Ta 离子对器件进行辐照实验验证,结果显示,本 文设计的 LDMOS 器件单粒子失效电压可达 60 V。

1 样品与条件

1.1 LDMOS的单粒子效应

以N型LDMOS为例,在辐射环境中,当高能重 离子入射到LDMOS器件内部时,沿路径沉积能量 并产生大量电子-空穴对,当器件处于反向截止状态 时,漏极接正高电位,源极、栅极接地或负电位,此 时器件中的过剩载流子会在内部电场作用下进行 漂移运动,部分空穴在栅氧化层下形成积累,当空 穴积累到一定数量时,栅氧化层中的电场强度超过 其临界击穿场强,导致栅氧化层击穿,即发生单粒 子栅穿效应^[8]。

图1为LDMOS器件发生单粒子栅穿及烧毁效应的机理示意图。LDMOS的N+源区、Pwell区及N-漂移区形成了寄生NPN晶体管结构,当重粒子轰击 LDMOS器件时,体内过剩载流子在电场下运动,大 量空穴流经Pwell区,在Pwell分布电阻上产生压 降,导致寄生晶体管开启,漏源电流逐渐增大,最终 导致器件烧毁,即发生单粒子烧毁效应^[9-10]。



图1 LDMOS器件发生SEGR及SEB的机理示意图 Fig.1 The schematic diagram of SEB and SEGR in LDMOS

1.2 LDMOS抗辐射加固设计

通过分析,LDMOS器件的单粒子效应主要是 由于辐射产生的过剩载流子在内部电场影响下运 动,形成局部积累或触发寄生晶体管开启等现象, 最终导致器件发生栅穿或烧毁。因此抗辐射 LDMOS结构的加固技术思路就是要削弱寄生晶体 管性能、加快过剩载流子抽离速度,减少其在器件 内部的积累。在器件结构设计方面的抗单粒子辐射 效应加固的主要措施如表1所示^[5,10]。

通过表1可知,提高LDMOS器件抗单粒子烧 毁能力的加固措施包括降低Pwell区电阻、增加 Pwell区长度、降低Pwell区载流子寿命以及增加漂 移区长度等。然而,增加Pwell区长度、降低Pwell区 载流子寿命以及增加漂移区长度等措施通常会对 器件的性能造成一定影响,如何在尽量保证器件性 能的前提下进行有效抗辐射加固是抗辐射LDMOS 设计的关键^[11-12]。本文设计的抗辐射LDMOS采用重 掺杂P+well降低寄生晶体管基区电阻,同时配合N 型缓冲层结构,以提高LDMOS抗单粒子烧毁能力。

图2所示是抗辐射加固N型LDMOS器件示意 图,未加固LDMOS结构如图1所示。两种结构均采 用N型外延层设计,可降低器件的导通电阻;栅氧 化层厚度均为80 nm。与未加固LDMOS结构相比,加固结构 Pwell区采用 P+掺杂,可降低寄生晶体管的基区电阻,抑制寄生晶体管开启,同时为解决高掺杂带来的阈值电压升高的问题,在沟道区通过进

行阈值调节注入,控制沟道掺杂以调节阈值电压。 同时,在漏区增加N型缓冲层设计,以降低漏区附 近电场强度,有利于载流子在电场作用下加速抽离 体外。

表1 LDMOS抗单粒子效应加固措施 Table 1 Radiation hardened measurements for LDMOS against single event effect (SEE)

加固措施 Hardening measures	加固机理 Hardening mechanism
降低Pwell电阻;增加Pwell长度	降低寄生BJT电流增益
Decrease Pwell resistence; increase Pwell length	Decrease parasitic BJT current gain
降低Pwell少数载流子寿命;降低源区掺杂浓度	降低寄生BJT发射极注入效率
Decrease minority carrier lifetime in Pwell region;	Decrease parasitic BJT emitter injection efficiency
decrease source doping Concentration	
增加N漂移区长度	提高雪崩击穿电压
Increase N drift region length	Increase avalanche break-down voltage



图 2 抗辐射加固LDMOS结构 Fig.2 Structure of radiation hardened LDMOS

1.3 试验样品及试验方法

为验证重掺杂 P+well 及N型缓冲层对 LDMOS 单粒子辐射效应的加固效果,基于 0.6 µm BCD 工艺 对未加固、N型缓冲层加固结构、重掺杂 P+well 加固 结构以及重掺杂 P+well 加N型缓冲层加固结构的4 种 LDMOS 进行流片,除重掺杂 P+well 为新工艺流 程外,其余结构均基于该工艺平台原有流程实现。

图3为4种器件的转移特性曲线及击穿特性曲线。未加固器件及采用N型缓冲层加固器件阈值电压约为2.3 V。采用重掺杂P+well加固器件和采用重掺杂P+well加N型缓冲层加固器件,经过阈值调节注入,可降低重掺杂阱区对阈值电压的影响,其阈值电压约为2.7 V。4种器件的击穿电压均在63 V左右,满足设计要求。

单粒子辐照试验在中国科学院近代物理研究

所进行,重粒子类型为Ta离子(线性能量转移,LET =79.2 MeV·cm²/mg),离子能量为1602.3 MeV,入射 (Si)深度为94.1 μm,注量率为1.2×10⁴ cm⁻²·s⁻¹。图4 为LDMOS单粒子试验示意图。







图4 LDMOS 单粒丁猫照试验小息图 Fig.4 Diagram of LDMOS SEE irradiation test

试验时 LDMOS 器件均采用反向偏置,栅极与 源极接地,漏极由5 V开始,以5 V为步幅递增,每个 漏极偏置电压步长内离子注量为5×10° cm⁻²,为避免 器件失效时电流过大导致芯片烧蚀面积大而影响 分析定位,本次试验直流电源限流为1 mA,试验过 程中若器件漏源电流达到1 mA,则判定为器件失 效。若器件发生失效,则取另一器件在前一电压值 基础上以1 V为步幅递增,以便确定器件相对精确 的单粒子失效电压;器件未发生失效时,记录该器 件的偏置电压及电流,若器件发生失效则记录偏置 电压及失效电流值。

2 结果

图 5 为 LDMOS 器件辐照试验结果,其中未加 固 LDMOS 在漏压为 17 V 时发生失效;采用 N 型缓 冲层加固的 LDMOS 在漏压 22 V 时发生失效;重掺 杂 P+well 加固结构失效时漏极电压为 53 V;而采用 重掺杂 P+well 加 N 型缓冲层加固结构的 LDMOS 在 60 V 时仍未发生失效。



图6为未加固LDMOS失效器件去层后显微照 片,其烧毁位置起始点位于器件漏极,根据烧毁点 判断该器件的失效模式为单粒子烧毁。

通过试验结果可知,重掺杂P+well及缓冲层结构均可以在一定程度上提高LDMOS抗单粒子效应的能力,其中采用重掺杂P+well结构提升更加明显,但仍未使得LDMOS在全电压范围内(0~60 V) 实现对Ta离子辐照的加固。而采用重掺杂P+well加缓冲层结构成功将LDMOS抗SEB电压提升至60 V。



图 6 未加固 LDMOS SEB 失效点显微图 Fig.6 Micrograph of non-hardened LDMOS SEB failure point

3 分析与讨论

3.1 Pwell掺杂浓度对单粒子效应的影响

为分析重掺杂 P+well 对 LDMOS 单粒子效应的 影响,本文对不同掺杂浓度 Pwell的 LDMOS 单粒子 烧毁电压进行仿真分析。

图 7 为 Pwell 表面掺杂浓度变化对器件抗单粒 子烧毁电压的影响。单粒子效应仿真所用粒子按照 兰州中国科学院近代物理研究所提供的参数建模。 当器件 Pwell 区表面掺杂浓度为1×10¹⁶ cm⁻³时,器件 的烧毁电压约为15.5 V,随着 Pwell 掺杂浓度的提 升,LDMOS 单粒子烧毁电压逐渐增加,直至1× 10¹⁸ cm⁻³左右时,器件的单粒烧毁电压达到击穿电 压(约 63 V)。





如图8所示,在N型LDMOS结构中,Pwell为寄 生BJT的基极,其存在寄生的基区电阻。在单粒子作 用过程中,高能重离子在器件内部沉积能量,产生的大量过剩载流子在内部电场影响下运动,在Pwell 区产生压降触发寄生晶体管开启,进而导致器件烧 毁。重掺杂P+well可提高寄生BJT基区掺杂浓度, 降低寄生BJT的基区电阻,提高SEB电压。研究表 明,LDMOS器件单粒子烧毁与器件二次击穿电压 密切相关^[13]。图8中A点为器件雪崩击穿电压,B点 为寄生晶体管开启点,C点为器件发生二次击穿。通 过二次击穿曲线可知,随着Pwell掺杂浓度的提高, 器件寄生BJT开启电流(B点)及二次击穿电压(A 点)不断提高,当其表面掺杂浓度达到2×10¹⁸ cm⁻³ 时,其二次击穿电压已大于60 V,即在漏压为60 V 时不会发生单粒子烧毁,因此趋于饱和。



图 8 LDMOS 击穿特性与 Pwell 掺杂浓度的关系 Fig.8 Influence of Pwell doping concentration on LDMOS breakdown characteristic

3.2 漏区缓冲层对单粒子效应的影响

本文采用的N型缓冲层结构掺杂浓度介于N+ 漏区与N-漂移区掺杂浓度之间,在集成电路工艺中 可采用Nwell充当N型缓冲层,因此其与现有BCD 集成电路工艺兼容性较高。图9为有缓冲层结构及 无缓冲层结构的LDMOS在单粒子效应仿真过程中 漏区附近的电场强度分布图。

通过对比,有缓冲层结构的LDMOS在辐照过 程中其漏区附近 1~6 μm 处峰值电场约为 2.3× 10⁵ V/cm,远低于无缓冲层结构的 3.7×10⁵ V/cm,这 有利于该处由于辐射诱生的过剩载流子在电场作 用下被加速抽离出器件内部^[10.14],减少过剩载流子 在栅氧化层下方以及 Pwell 区形成积累,从而降低 LDMOS 器件发生 SEGR 及 SEB 的风险。



3.3 LDMOS单粒子辐射仿真分析

为进一步分析重掺杂 P+well 及 N 型缓冲层对器件抗单粒子性能的加固机理,分别对4种器件进行单粒子效应仿真。其中未加固器件 SEB 电压为15.5 V;N 型缓冲层加固器件 SEB 电压为19.8 V;重掺杂 P+well 加固器件 SEB 电压为50.3 V;重掺杂 P+well 加固器件 SEB 电压为50.3 V;重掺杂 P+well 加固器件属压 60 V 时未烧毁。

下文以未加固LDMOS及采用P+well加N型缓 冲层加固LDMOS仿真结果为例进行分析。图10是 未加固LDMOS在单粒子仿真过程中电流密度分布 图。在重离子入射后100 ps~1 ns,过剩载流子横向漂 移导致器件中寄生晶体管开启,此时漏极电流*I*。逐 渐增大,当重离子作用消失后,器件内部仍存在较 大电流。



图11为采用P+well加N型缓冲层加固LDMOS 单粒子烧毁仿真图,仿真器件的反偏电压为60V。 抗辐射加固LDMOS在重离子作用过程中,过剩载 流子随内部电场作用抽离出器件,虽形成一定的瞬态电流,但其寄生晶体管未开启,重离子作用结束 后器件源漏电流逐渐恢复至原有水平。



图 12 为两种 LDMOS 器件在单粒子作用过程 中的漏极电流 *I*_b变化仿真图。随着重离子射入器件 内部,两种器件的漏极电流 *I*_b逐渐增加,这是由于重 离子轰击器件产生大量过剩载流子在内部电场作 用下抽离出器件产生的电流。在入射后 1 ns时,抗辐 射加固 LDMOS 晶格温度到达最高(947 K),之后漏 极电流逐渐降低,重离子作用消失后恢复至 1.5× 10⁻¹⁴ A;而未加固器件漏极电流在 1 ns时,其漏极附 近晶格温度达到 4 133 K,远高于硅的熔点温度 (1 683.15 K),重离子作用消失后,其漏极电流继续 上升达到 20 mA,且无法关断,结合晶格温度及漏极 电流分析,该器件发生单粒子烧毁。



图 13 为加固及未加固 LDMOS 器件在单粒子 辐照过程中栅氧化层最大场强变化仿真图。在重粒 子作用过程中,未加固 LDMOS 栅氧化层最大电场 强度达到6.7×10⁶ V/cm,而抗辐射加固LDMOS栅氧 化层最强电场强度只有4.4×10⁶ V/cm。两种LDMOS 栅氧化层电场强度均未达到其介质临界击穿场强, 即两种器件均未发生栅穿。



图 13 单粒子辐射仿真中 LDMOS 栅氧化层电场强度变化 Fig.13 Gate oxide electric field changes of LDMOS during SEE simulation

通过对比,抗辐射加固LDMOS栅氧化层最强 电场强度比未加固结构降低了34%,这也证明了采 用本文设计的加固结构,可优化器件内部电场分 布,有利于辐照诱生载流子被加速抽出器件外,减 少过剩载流子在器件内部的积累,进而提高器件的 抗辐射能力。同时,该结果也与器件单粒子辐照试 验中未发现单粒子栅穿的结果一致。

4 结论

本文设计了一种耐压为60 V的抗辐射加固 N 型 LDMOS 器件,并基于 TCAD 软件及单粒子试验 对加固及未加固器件进行了单粒子辐射效应的仿 真分析及试验验证。结果表明,通过采用重掺杂 P+ well 及漏区 N 型缓冲层结构对器件进行加固,将 LDMOS 器件的抗单粒子烧毁电压由 17 V提升至 60 V,有效提高了 LDMOS 器件的抗辐射能力及可 靠性,为宇航用功率集成电路的研发提供参考。

作者贡献声明 初飞和陈洪转负责本论文的研究 思路和试验方案设计,指导辐照试验及仿真验证工 作,并完成结果论证分析及论文初稿的撰写;彭领 负责进行辐照试验、测试及数据分析工作,协助完 成论文撰写;王瑛和宁静怡负责 LDMOS 单粒子仿 真验证及分析工作。所有作者均已阅读并认可该论 文最终版的所有内容。

参考文献

- Landowski M. Design and modeling of radiation hardened lateral power mosfets[D]. Florida: University of Central Florida, 2011: 1-25.
- 2 Schwank J R, Shaneyfelt M R, Fleetwood D M, et al. Radiation effects in MOS oxides[J]. IEEE Transactions on Nuclear Science, 2008, 55(4): 1833-1853. DOI: 10.1109/TNS.2008.2001040.
- Hughes H L, Benedetto J M. Radiation effects and hardening of MOS technology: devices and circuits[J].
 IEEE Transactions on Nuclear Science, 2003, 50(3): 500-521. DOI: 10.1109/TNS.2003.812928.
- Adell P C, Schrimpf R D, Choi B K, *et al.* Total-dose and single-event effects in switching DC/DC power converters[J]. IEEE Transactions on Nuclear Science, 2002, 49(6): 3217-3221. DOI: 10.1109/TNS. 2002. 805425.
- 5 Shea P M. Lateral power mosfets hardened against single event radiation effects[D]. Florida: University of Central Florida, 2011: 102-115.
- 6 Shea P M, Shen Z J. Numerical and experimental investigation of single event effects in SOI lateral power MOSFETs[J]. IEEE Transactions on Nuclear Science, 2011, 58(6): 2739-2747. DOI: 10.1109/TNS. 2011. 2172956.
- 李燕妃, 吴建伟, 顾祥, 等. 30 V NLDMOS 结构优化及 SEB 能力提高[J]. 电子与封装, 2018, 18(10): 36-39.
 LI Yanfei, WU Jianwei, GU Xiang, *et al.* Structure optimization for SEB tolerant enhancement in 30 V NLDMOS[J]. Electronics and Packaging, 2018, 18(10): 36-39.

- 8 Titus J L. An updated perspective of single event gate rupture and single event burnout in power MOSFETs[J].
 IEEE Transactions on Nuclear Science, 2013, 60(3): 1912-1928. DOI: 10.1109/TNS.2013.2252194.
- 9 Schwank J R, Ferlet-Cavrois V, Shaneyfelt M R, et al. Radiation effects in SOI technologies[J]. IEEE Transactions on Nuclear Science, 2003, 50(3): 522-538. DOI: 10.1109/TNS.2003.812930.
- 10 Jia Y P, Peng L, Su H Y, *et al.* Effect of grade doping buffer layer on SEE failure in VDMOSFET[C]. 2016 IEEE 23rd International Symposium on the Physical and Failure Analysis of Integrated Circuits. Singapore: IEEE, 2016: 276-279. DOI: 10.1109/IPFA.2016.7564299.
- 11 Dodd P E, Shaneyfelt M R, Draper B L, et al. Development of a radiation-hardened lateral power MOSFET for POL applications[J]. IEEE Transactions on Nuclear Science, 2009, 56(6): 3456-3462. DOI: 10.1109/ TNS.2009.2033922.
- 12 Hamlyn M, Hower P L, Warren K, et al. Transmission line pulse test method for estimating SEB performance of n-channel lateral DMOS power transistors[J]. IEEE Transactions on Nuclear Science, 2018, 65(1): 249-255. DOI: 10.1109/TNS.2017.2779841.
- Liu S, Boden M, Girdhar D A, *et al.* Single-event burnout and avalanche characteristics of power DMOSFETs[J].
 IEEE Transactions on Nuclear Science, 2006, 53(6): 3379-3385. DOI: 10.1109/TNS.2006.884971.
- 14 Liu S, Titus J L, Boden M. Effect of buffer layer on single-event burnout of power DMOSFETs[J]. IEEE Transactions on Nuclear Science, 2007, 54(6): 2554-2560. DOI: 10.1109/TNS.2007.910869.