文章编号:1000-324X(2023)04-0387-12

DOI: 10.15541/jim20220760

## 氧化物双介质层忆阻器的设计及应用

游钧淇1,李策1,杨栋梁1,孙林锋1.2

(1. 北京理工大学 物理学院,先进光电量子结构设计与测量教育部重点实验室,北京 100081; 2. 北京理工大学 长三角研究院, 嘉兴 314019)

摘要:忆阻器可以在单一器件上实现存储和计算功能,成为打破冯•诺依曼瓶颈的核心电子元器件之一。它凭借 独特的易失性/非易失性电阻特性,可以很好地模拟大脑活动中的突触/神经元的功能。此外,基于金属氧化物的忆 阻器与传统的互补金属氧化物半导体(CMOS)工艺兼容,受到了广泛关注。近年来,研究提出了多种基于单介质层 结构的金属氧化物忆阻器,但仍然存在高低阻态不稳定、开关电压波动大和循环耐久性差等问题。在此基础上,研 究人员通过在金属氧化物忆阻器中引入双介质层成功优化了忆阻器的性能。本文首先详细介绍了氧化物双介质层 忆阻器的优势,阐述了氧化物双介质层忆阻器的阻变机理和设计思路,并进一步介绍了氧化物双介质层忆阻器在 神经形态计算中的应用。本文将为设计更高性能的氧化物双介质层忆阻器起到一定的启示作用。

关键 词:忆阻器;突触;神经元;神经形态计算;双介质层金属氧化物;综述

中图分类号: TQ174 文献标志码: A

#### **Double Dielectric Layer Metal-oxide Memristor: Design and Applications**

YOU Junqi<sup>1</sup>, LI Ce<sup>1</sup>, YANG Dongliang<sup>1</sup>, SUN Linfeng<sup>1,2</sup>

(1. MOE Key Laboratory of Advanced Optoetectronic Quantum Architecture and Measurement, School of Physics, Beijing Institute of Technology, Beijing 100081, China; 2. Yangtze Delta Region Academy of Beijing Institute of Technology, Beijing Institute of Technology, Jiaxing 314019, China)

**Abstract:** Memristor, fusing the functions of storage and computing within a single device, is one of the core electronic components to solve the bottleneck of von Neumann architecture. With the unique volatile/non-volatile resistive switching characteristic, memristor can simulate the function of synapses/neurons in brain well. In addition, due to the compatibility with traditional complementary metal-oxide-semiconductor (CMOS) processes, metal-oxide-based memristors have received a lot of attention. In recent years, many kinds of metal-oxide memristors based on single dielectric layer have been proposed. However, there are still some problems such as the instability of switching voltage, fluctuation of high/low resistance state and poor endurance of memristive device. Thus, the researchers have successfully optimized the device performance by introducing the double dielectric layer into the metal-oxide memristors. In this article, we introduce the advantages of double dielectric layers-based metal-oxide memristors. Eventually, we introduce their potential applications in neuromorphic computing. This review provides some enlightenment on how to

通信作者:孙林锋、教授. E-mail: sunlinfeng@bit.edu.cn

SUN Linfeng, professor. E-mail: sunlinfeng@bit.edu.cn

收稿日期: 2022-12-19; 收到修改稿日期: 2023-01-18; 网络出版日期: 2023-01-19

基金项目:北京市自然科学基金重点专题项目(Z210006);国家自然科学基金(12104051)

Key Research Program of Beijing Natural Science Foundation (Z210006); National Natural Science Foundation of China (12104051)

作者简介: 游钧淇(2000-), 男, 硕士研究生. E-mail: 3120221530@bit.edu.cn YOU Junqi (2000-), male, Master candidate. E-mail: 3120221530@bit.edu.cn

design high-performance metal-oxide memristor based on double dielectric layers.

Key words: memristor; synapse; neuron; neuromorphic computing; double dielectric layer metal-oxide; review

随着科技水平不断提高,人类社会逐步向信息 化时代迈进。自从第一台计算机问世以来,以金属-氧化物-半导体场效应晶体管(MOSFETs)作为集成 电路核心器件的计算机结构为现代化信息社会奠定 了基础。在过去的几十年里,半导体电子器件的几 何尺寸微缩一直遵循摩尔定律。面对数据处理速度 需求不断增长,提升计算机信息处理能力已经难以 维持过去的速度。其中一个主要原因是传统的计算 机采用冯•诺依曼架构, 分离的内存和中央处理器 (CPU)通过总线进行数据读取和存储。在这些计算 机中,较高的计算速度要求数据异常频繁地在物理 上分离的内存单元和处理单元之间传输,对能源效 率和数据带宽造成相当大的损伤,这种现象通常被 称为冯•诺依曼瓶颈。同时,存储单元的读写速度 和处理单元的计算速度之间的差距越来越大, 使得 具有高计算速度的处理器要花费更多的时间等待数 据读取完成后才能进行计算(存储墙)。存储墙的出 现也使得冯•诺依曼瓶颈急速加剧,最终限制了计 算机信息处理能力的提升。

为了打破冯•诺依曼瓶颈,研究者们受具有高 度并行计算和自适应学习能力的人脑工作原理的启 发,提出了存算一体结构。新的计算架构也对硬件 结构提出了新的要求,存算一体器件需要在单一器 件上同时实现计算和存储的功能,进而模拟人脑的 信号传输和处理方式。1971年,加州大学伯克利分 校蔡少棠教授从电路理论完备性出发提出了忆阻器 的概念<sup>[1]</sup>。直到 2008 年, 惠普实验室 Williams 小组 首次在单一器件中实现忆阻现象, 也正式宣布实现 了忆阻器<sup>[2]</sup>。现如今忆阻器被证实非常适合作为存 算一体架构的核心器件。忆阻器的电阻状态取决于 施加的电压偏置过程,器件可以基于不同的电阻阻 值来存储信息,同时实现存储和计算的功能。由忆 阻器构成的交叉阵列(G)提供了全新的计算模式, 当读取电压(V)施加到忆阻器阵列上并读取电流(I) 后, 电路就在物理意义上完成了一次 I=G·V 的矩阵 运算。与传统计算机基于的加法运算相比,矩阵计 算极大地提高了运算的速度,降低了运算的难度, 实现了更高的能量效率和更为复杂的数值计算。另 外, 忆阻器具有类似于神经元和突触信号传输的非 线性电学特性,可以被应用于具有大脑神经功能的 智能器件的研究和开发。忆阻器的诸多特性以及尺 寸小、低运行功耗和高运行速度等特点为开发高效 的神经形态计算和构建类脑神经网络提供了重要的 解决方案,在大数据处理、机器学习、模式识别和 人工智能应用等方面均显示出巨大的潜力。

目前,研究者们基于不同原理已经开发出多种 不同结构的忆阻器, 如基于氧化还原反应和离子迁 移的电化学氧化还原忆阻器<sup>[3-5]</sup>、基于材料相变的相 变忆阻器[6-7]、基于自旋极化隧穿效应的隧道磁阻忆 阻器<sup>[8-10]</sup>、基于铁电极化效应的铁电忆阻器<sup>[11-12]</sup>以 及基于量子隧穿效应的浮栅忆阻器[13]等。特别是基 于单介质层结构的忆阻器,通常选取金属氧化物材 料作为介质层,制造成本低且具有良好的缩放前景, 并且十字交叉的集成方式为开发与 CMOS 工艺兼 容的高密度忆阻器阵列提供了新的机会。但随着研 究深入,氧化物单介质层忆阻器表现出高低阻态不 稳定、开关电压波动大和器件耐久性差等一系列问 题,阻碍了进一步开发和应用。在此基础上,研究人 员通过引入双介质层结构成功优化了氧化物忆阻器 的结构和性能[14-16]。本文对氧化物双介质层忆阻器 的设计方案及其在类脑计算方面的应用进行论述, 首先介绍了氧化物双介质层忆阻器的结构和优势, 再从影响离子迁移的四个主要因素(电场强度、离子 浓度、离子迁移势垒和焦耳热)出发,综述了相关领 域内氧化物双介质层忆阻器的阻变机理和设计思路, 最后讨论了氧化物双介质层忆阻器的应用和未来发 展的机遇与挑战。

# 氧化物双介质层忆阻器的结构和 优势

氧化物忆阻器开关参数的均匀性是考量器件性能的关键参数之一,包括更为集中的开关电压范围和循环中高低电阻的稳定性以及耐久性等。这些性能参数则与导电细丝的生长和熔断密切相关,后者的难易程度决定了忆阻器开关电压的大小,导电细丝生长的直径与熔断的区域则影响了器件的开关电阻值。并且,由于氧化物单介质层中电场均匀分布,而大部分的氧化物层都是非晶的,非晶材料的无序结构使得导电细丝的生长和熔断都具有很强的随机性,进而导致氧化物单介质层忆阻器开关电压不稳定,如图 1(a, b)所示<sup>[17]</sup>。重复的直流 *I-V* 循环以及连续的脉冲操作会导致导电细丝变厚以及离子的不可



图 1 氧化物双介质层忆阻器与氧化物单介质层忆阻器的结构和性能对比

Fig. 1 Comparison of the structure and performance between the single/double dielectric layer metal-oxide memristor (a, d) Schematic diagrams for (a) single and (d) double dielectric layer metal-oxide memristors; (b, e) Comparison of *I-V* curves between (b) ZrO<sub>2</sub>-based memristor and (e) Ta<sub>2</sub>O<sub>5</sub>/ZrO<sub>2</sub>-based memristor with bi-layer structure exhibiting more uniform switching voltage<sup>[17]</sup>; (c, f) Comparison of the endurance between (c) HfO<sub>2</sub>-based memristor and (f) HfO<sub>2</sub>:Al/HfO<sub>2</sub>-based memristor with double dielectric layer exhibiting better cycling endurance<sup>[18]</sup>

逆迁移, 使绝缘体中金属或氧空位不断积累, 绝缘 性质变差,从而使氧化物单介质层忆阻器的高低阻 态不稳定, 耐久性较差, 如图 1(c)所示<sup>[18]</sup>。此外, 氧 化物单介质层忆阻器中不规律的反向导通现象也极 大降低了器件的可靠性。为了优化忆阻器的性能, 研究人员通过引入双介质层结构作为器件功能层, 利用一层氧化物薄膜作为阻变层,通过调控其厚度 和材料的性质,限制导电细丝生长的长度以及熔断 区域,以稳定器件的高低电阻值;而另一层氧化物 薄膜则作为控制层或存储层,在其中形成的锥形导 电细丝可以集中电场,限制阻变层中导电细丝的生 长位置(图 1(d)), 使忆阻器具有更稳定的开关特性, 如图 1(e)所示。对于基于氧空位迁移的忆阻器器件, 存储层是缺氧的氧化物层或局部区域、较多的氧空 位为复位过程提供缓冲,有效降低了器件反向击穿 的风险,从而提高了器件的可靠性。对基于金属离 子迁移的忆阻器器件,存储层包括活性电极和从其 延伸出的突起, 通过调控存储层氧化物材料的物质 特性,可以抑制金属在阻变层中过度沉积,有效延 长器件的使用寿命,如图1(f)所示。

如上所述,为了更进一步分析氧化物双介质层 忆阻器的性能提升,如表 1 所示,我们整理了基于 不同材料的氧化物单介质层忆阻器与氧化物双介质 层忆阻器在开启电压范围、复位电压范围、耐久性 以及保持性等方面的参数<sup>[14,15,17,19-23]</sup>。对比基于相 同材料的忆阻器,如 Ta/ZrO<sub>2</sub>/Pt和 Ta/Ta<sub>2</sub>O<sub>5</sub>/ZrO<sub>2</sub>/Pt, 具有 Ta<sub>2</sub>O<sub>5</sub>/ZrO<sub>2</sub> 双介质层结构的忆阻器开启电压的 变化范围从 1.6 V 减小到 0.5 V,复位电压的变化范 围从 0.6 V 减到 0.3 V,而器件的循环耐久性也从 100 次循环提升到 10<sup>6</sup>次循环。这表明氧化物双介质 层忆阻器具有更为集中的开关电压分布和更良好的 循环耐久性。

忆阻器的垂直结构非常适合采用十字交叉阵列的结构实现器件集成,而这种结构可以根据所施加的脉冲特性调整电导值进行复杂的计算,为制造大规模神经网络提供了独特的机会。但基于氧化物单介质层忆阻器的交叉阵列结构中存在较明显的漏电流,对准确读取器件电阻状态提出了挑战。并且氧化物单介质层忆阻器在 Set 过程中通常需要设置限流,以保护忆阻器中的氧化物层免受永久击穿。为了解决这些问题,研究人员通常将每个忆阻器串联一个晶体管(1T1R 结构)或者一个选择器(1S1R 结构)作为交叉阵列的一个存储单元,但是存储单元的尺度微缩和集成密度受限,且电路的耗能较大,如1T1R 单元大小约 2500 μm<sup>2</sup>,并且器件需要达到毫西门子级的电导率<sup>[24-25]</sup>。而双介质层结构为忆阻器多种功

Table 1         Performance comparison of the single/double dielectric layer metal-oxide memristors							
Memristor structure		Range of Set voltage, $\Delta V_{\text{Set}}/\text{V}$	Range of Reset voltage, $\Delta V_{\text{Reset}}/\text{V}$	Endurance	On/Off ratio	Retention/s	Ref.
Single dielectric layer	Ta/ZrO <sub>2</sub> /TiN	$-1.0 \sim -1.6$ (0.6)	$0.8 \sim 1.5$ (0.7)	100	10 <sup>2</sup>	-	[15]
	Cu/Al <sub>2</sub> O <sub>3</sub> /Pt	$0.4 \sim 1.2$ (0.8)	$-0.1 \sim -0.8$ (0.7)	2×10 <sup>3</sup>	10 <sup>5</sup>	10 <sup>5</sup>	[19]
	Ag/ZnO/Pt	$0.3 \sim 1.0$ (0.7)	$-0.4 \sim -0.8$ (0.4)	10 <sup>2</sup>	50	10 <sup>4</sup>	[20]
	TaN/Ta <sub>2</sub> O <sub>5</sub> /Pt	$2.0 \sim 4.5$ (2.5)	-2.5 ~ -4.5 (2)	$10^{4}$	-	10 <sup>4</sup>	[21]
	Ta/ZrO <sub>2</sub> /Pt	$0.4 \sim 2.0$ (1.6)	$-0.4 \sim -1.0$ (0.6)	100	-	-	[22]
Double dielectric layer	Ag/SiO <sub>2</sub> /Ta <sub>2</sub> O <sub>5</sub> /Pt	$0.14 \sim 0.24$ (0.1)	$-0.06 \sim -0.14$ (0.08)	10 <sup>3</sup>	10 <sup>3</sup>	10 <sup>4</sup>	[14]
	Ta/ZrO <sub>2</sub> /ZTO/TiN	$-0.8 \sim -1.2$ (0.4)	$0.8 \sim 1.2$ (0.4)	10 <sup>5</sup>	10 <sup>2</sup>	3×10 <sup>3</sup>	[15]
	$Ta/Ta_2O_5/ZrO_2/Pt$	$0.7 \sim 1.2$ (0.5)	$-0.5 \sim -0.8$ (0.3)	10 <sup>6</sup>	10 <sup>2</sup>	10 <sup>4</sup>	[17]
	TaN/Ta2O5/WO3/Pt	$1.6 \sim 2.3$ (0.7)	$-1.9 \sim -2.5$ (0.6)	10 <sup>9</sup>	-	10 <sup>6</sup>	[21]
	Ti/HfO <sub>2</sub> /TiO <sub>x</sub> /Pt	$-0.8 \sim -1.1$ (0.3)	$1.4 \sim 1.5$ (0.1)	107	10 <sup>3</sup>	10 <sup>5</sup>	[23]

表 1 氧化物单介质层忆阻器与氧化物双介质层忆阻器性能参数对比 e 1 Performance comparison of the single/double dielectric layer metal-oxide memris

能的实现提供了更多的设计方案。通过调节功能层 材料的性质以及合理搭配电极与功能层之间的能带 结构,氧化物双介质层忆阻器可以实现自限流和自 整流等功能(如图 2(a)所示),在构建高密度的无源 交叉阵列方面占有很大的优势<sup>[26]</sup>。

此外,在已被研究的各种神经网络算法中,深 度神经网络被认为是执行大规模并行运算最具前途 的架构之一, 它采用矩阵乘法计算输出神经元值并 通过反向传播算法更新突触权重。其中,反向传播 算法的效率与忆阻器在脉冲刺激下各个电导状态 的高度线性和对称性密切相关,可以减轻突触权 重调整程序以及外围电路设计的负担[27-29]。精准调 控导电细丝的生长与熔断是实现线性对称的电导 调制的关键。实际操作中电场是相对可控的, 但氧 化物单介质层忆阻器缺少控制层集中电场以及阻 变层抑制离子的迁移, 使电导值存在较大变化, 施 加较少增强/抑制脉冲后发生突然的增大/减小<sup>[5]</sup>。 相比之下,氧化物双介质层忆阻器可以通过合理 搭配阻变层与控制层的电场强度,有效调制导电 细丝的生长。进一步地,可以通过调控阻变层离子 的迁移势垒抑制离子的过度迁移, 从而获得稳定 日可重复的电导值。这些条件使得器件获得更多的 电导状态和更线性的脉冲响应<sup>[30]</sup>,如图 2(b)所示, 使得构建可靠且高效的大规模硬件神经网络成为 可能。

## 2 氧化物双介质层忆阻器设计

理解忆阻器阻变机理是设计器件结构和优化器 件性能的关键。大量研究表明,金属氧化物忆阻 器的工作机理可以归结于氧化还原反应和离子迁 移<sup>[31-35]</sup>。在电场作用下, 忆阻器的氧化物层中金属 离子迁移会导致导电细丝形成或熔断,实现了器件 在高低阻态之间的切换。而氧空位迁移形成导电细 丝的本质在于形成了特殊化学计量比的氧化物,其 具有类似金属的导电性。器件导通后,导电细丝呈 现典型的圆锥形状, 而导电细丝的熔断则发生在较 窄的尖端附近[36-38]。离子迁移主要由四个因素驱动: 电场强度、离子浓度<sup>[39]</sup>、离子迁移势垒<sup>[40]</sup>和由焦耳 热引起的温度梯度[41-42]。在此基础上、氧化物双介 质层忆阻器的设计思路就是利用不同氧化物材料和 电极材料的物理性质调制器件的电场分布、热量的 耗散以及离子的迁移势垒。金属阳离子几乎不可能穿 透没有任何缺陷的材料,例如银离子穿透无缺陷的单 层二硫化钼所需的能量高达 35.01 eV. 而穿透有缺陷 的单层二硫化钼所需的能量只需 1.81 eV<sup>[43]</sup>。相应地, 在电场作用下, 氧离子只有极低的概率被激发形成 氧空位,并且其迁移势垒很高<sup>[40]</sup>。但若氧离子周围 存在氧空位, 它则不需要完全克服能量束缚就可以 迁移到近邻氧空位的位置。因此可以等效地认为是 氧空位在氧化物中迁移,且氧空位会降低迁移势垒。





掺杂金属或改变材料的化学计量比是调制材料氧空 位缺陷的常用方法<sup>[44-45]</sup>。部分金属材料作为电极会 促进氧空位在氧化物界面处的形成,其迁移势垒与 界面性质相关<sup>[40]</sup>。焦耳热耗散与电极厚度以及氧化 物氧含量相关<sup>[41,46]</sup>,这样通过调控阻变层氧含量以 及与其相邻的金属电极厚度,就可以限制导电细丝 的熔断区域。

#### 2.1 构建局域化电场

氧化物双介质层忆阻器的设计关键在于精确控制导电细丝形成位置、尺寸和熔断程度。而氧化物层内的电场强度影响离子迁移,因此在有限区域内集中电场是一种优化忆阻器性能的有效方法。2018年,Guo等<sup>[14]</sup>报道了一种 Ag/SiO<sub>2</sub>/Ta<sub>2</sub>O<sub>5</sub>/Pt 忆阻器,其功能层由 RF-SiO<sub>2</sub> 层和 RF-Ta<sub>2</sub>O<sub>5</sub> 层组成,如图 3(a)所示。器件的电阻开关发生在 Ta<sub>2</sub>O<sub>5</sub> 层中,而 SiO<sub>2</sub> 层则用作离子储存层和控制层,并起到诱导导电细丝生长的作用。Ag/SiO<sub>2</sub>/Ta<sub>2</sub>O<sub>5</sub>/Pt 忆阻器具有更低、更均匀的开关电压,更为稳定的高/低阻态电阻

值, 更长的持续时间以及更好的开关耐久性, 如图 3(b) 所示。器件的优异性能来源于: 在形成过程中, 银离 子在致密的 SiO<sub>2</sub> 层中的离子迁移率较低,导致较高 浓度的银离子集中在银电极附近,有更高的概率克 服成核障碍,促使金属导电细丝在SiO2层中重复成 核和增长,从而形成较粗的倒锥形结构。由于尖端 效应, 电场集中在导电细丝的尖端附近, 限制了 Ta<sub>2</sub>O<sub>5</sub> 层中导电细丝的生长区域,进而使器件具有 更均匀的开关电压。在连续的循环过程中,导电细 丝的形成和熔断被控制在超薄 Ta<sub>2</sub>O<sub>5</sub> 层上, 有效抑 制了Ag在Ta2O5层中的过度积累,使其具有更稳定 的高/低阻态阻值以及更好的循环耐久性。同时 Ta<sub>2</sub>O<sub>5</sub> 层的离子迁移率和氧化还原率较高, 使得器 件的开关电压较低。该研究展示了一种在电化学金 属化忆阻器中引入双介质层的较典型的设计思路, 即采用一层较厚的、低离子迁移率和氧化还原率的 氧化物薄膜抑制金属阳离子的迁移,同时形成一个 金属锥体集中电场并诱导导电细丝生长;另一层



图 3 基于电场局域化效应的氧化物双介质层忆阻器的机制与性能<sup>[14]</sup> Fig. 3 Mechanism and characteristic of the double dielectric layer metal-oxide memristor based on the localization effect of electric field<sup>[14]</sup>

(a) Schematic illustration for the switching mechanism of Ag/SiO<sub>2</sub>/Ta<sub>2</sub>O<sub>5</sub>/Pt memristor; (b) *I-V* characteristic of Ag/SiO<sub>2</sub>/Ta<sub>2</sub>O<sub>5</sub>/Pt memristor

采用具有较高离子迁移率和氧化还原率的超薄的氧 化物薄膜作为器件的开关层,限制导电细丝的熔断 区域。

#### 2.2 设计氧空位浓度梯度

基于氧空位迁移的氧化物双介质层忆阻器通常 在氧空位浓度较高的氧化物薄膜中形成倒锥状的导 电通道, 而氧空位浓度较低的氧化物薄膜则作为阻变 层。2020年, Huang等<sup>[47]</sup>报道了一种 W/AlO<sub>x</sub>/AlO<sub>y</sub>/Pt 忆阻器,功能层由RF-AlO<sub>x</sub>和ALD-AlO<sub>y</sub>组成,其性 能增强归因于氧空位缺陷浓度的差异,如图 4(a)所 示。在形成过程中,对W电极施加正偏压,氧空位 浓度较低的 ALD-AlO, 层电场强度更强。氧空位在 浓度梯度和电场的驱动下在界面处迁移, 形成局部 导电细丝, 进而诱导 RF-AlO<sub>r</sub> 层形成倒锥状导电细 丝。倒锥状的导电细丝形成后,由于氧空位浓度较 低, ALD-AlO, 层的电阻仍然大于 RF-AlO, 层, 因此 电压主要落在 ALD-AlO, 层上。在此氧空位浓度梯 度的影响下,导电细丝的形成和破裂被限制在 ALD-AlO, 层中, 器件的开关参数表现出更高的均 匀性。而界面处的氧空位浓度梯度,有利于氧空位 的层间迁移,保证了工作电压较低,降低了器件的 功耗。这为设计基于氧空位迁移的氧化物双介质层 忆阻器提供了参考,即通过合理调配双介质层的氧 空位浓度梯度诱导存储层中形成较稳定的倒锥状结 构的导电细丝。氧空位较少的阻变层抑制导电细丝 的径向扩散,并且使电场集中分布在阻变层中,促 使导电细丝破裂得较为完全。依据这种设计思路. 提出了许多性能良好的双介质层氧化物忆阻器,如  $Ta/Ta_2O_5/ZrO_2/Pt^{[17]}$  $Pt/TaO_{x}/HfO_{2}/Pt^{[48]}$  $W/AlO_{x}/Al_{2}O_{3}/Pt^{[49-50]}$  ,  $Pd/Ta_{2}O_{5}/TaO_{x}/Pd^{[51]}$ 和 ITO/ZnO/IGZO/Al<sup>[52]</sup>等结构的忆阻器。

Liu 等<sup>[23]</sup>报道了一种类似的 Ti/HfO<sub>2</sub>/TiO<sub>x</sub>/Pt 忆 阻器,功能层由 ALD-HfO<sub>2</sub>和 ALD-TiO<sub>x</sub>组成,如 图 4(b)所示。这种忆阻器具有自限流和深度复位的 特性,有利于在 Set 和 Reset 过程中保护器件免受永 久故障。Ti/HfO<sub>2</sub>/TiO<sub>x</sub>/Pt 忆阻器的电阻开关发生在 HfO<sub>2</sub>层,而TiO<sub>x</sub>层则作为串联电阻层和氧空位存储 层,不发生阻变。这种设计的关键在于,Ti 电极和 HfO<sub>2</sub>层之间形成了一个薄界面层,用于存储 Set 过 程中从 HfO<sub>2</sub>层迁移的氧离子。在 Set 过程中,氧空 位浓度较高的 TiO<sub>x</sub>层快速形成倒锥状导电通道,诱 导 HfO<sub>2</sub>中导电细丝稳定生长。当器件导通后,TiO<sub>x</sub> 层作为一层不发生阻变的固定的串联电阻值,使器 件导通后电阻始终大于这一固定电阻值,降低了器 件的工作电流,实现自限流的功能。在 Reset 过程中, TiO<sub>x</sub> 层可以存储多余的氧离子,使器件具有深度复 位的特性,防止器件逆向导通。

对比上述两种器件,可以发现功能层的设计都 是采用相同的思路,即利用氧空位浓度较高的存储 层形成倒锥状导电细丝集中电场。但是在 W/AlO<sub>v</sub>/AlO<sub>v</sub>/Pt 忆阻器中,氧空位浓度较高的存储 层起到氧空位源的作用,在 Set 过程中阻变层与存 储层存在氧空位的交换,而 Ti/HfO2/TiO,/Pt 忆阻器 存储层则仅作为缓冲层,在 Reset 过程中发挥作用。 此外, 两种器件在测试过程中施加电压的方向是相 反的, 其中关键在于 Ti 电极与 HfO2 层之间形成了 缺氧的过渡层。对于氧化性较低的 Pt 电极, 施加正 电压后, 氧离子将过度集中在电极与阻变层的界面, 阻碍了氧空位迁移与导电细丝的形成,此时器件不 发生阻变。而在相同情况下,缺氧的过渡层则确保 其中的氧离子可以在浓度梯度的驱动下径向迁移, 最终形成导电细丝。因此,在氧化物双介质层忆阻 器的设计中,开关方向与电极选取紧密相关。这种 采用氧浓度过渡层的设计方式, 异质氧化物界面在 晶格应力的作用下将形成更多的氧空位,而存储层与 阻变层之间氧空位浓度差形成了较大的层间迁移势 垒<sup>[53-54]</sup>,有效阻碍了氧离子的层间迁移,使阻变层 仅与过渡层存在氧离子交换,形成了较为稳定的氧 离子平衡。这些因素使得器件在循环中具有更稳定 的电阻阻值, 如图 4(c, d)所示, 这对双极型忆阻器 非常重要。许多氧化物双介质层忆阻器也采用了这 种设计方式,常用于形成过渡层的电极有 TiN<sup>[18]</sup>、 TaN<sup>[21]</sup>、Ti<sup>[55-56]</sup>等。

#### 2.3 降低焦耳热耗散

除了考虑电场和氧空位浓度对忆阻器性质的调 控外,电流流经导电细丝不可避免地会产生焦耳热, 其对导电细丝的形成和熔断同等重要。因此,在设 计氧化物双介质层忆阻器时还需要充分考虑局部焦 耳热分布的影响。通过调控电极材料厚度或插入热 增强层可以降低器件的热量耗散,使导电细丝产生 的焦耳热集中分布在开关层中,并且促使温度在导 电细丝的周围具有一定的梯度分布,进而调控导电 细丝的组分。对于不同的材料,氧空位迁移形成导 电细丝的组分是特定的,不同组分可以为导电细丝 提供不同的电导。例如,对于 Ta<sub>2</sub>O<sub>5</sub> 材料,导电细丝 由非晶态的 Ta(O)固溶体组成<sup>[39]</sup>;对于 HfO<sub>x</sub> 材料, 导电细丝则是接近于金属的六方相结构,如 Hf<sub>2</sub>O、 Hf<sub>3</sub>O、Hf<sub>6</sub>O 等<sup>[33]</sup>。因此,通过增强局部的焦耳热效





(a, b) Schematic diagrams of the resistance switching mechanism with (a) the structure of W/AlO<sub>x</sub>/AlO<sub>y</sub>/Pt memristor<sup>[47]</sup>,
 (b) Ti/HfO<sub>2</sub>/TiO<sub>x</sub>/Pt memristor<sup>[23]</sup>; (c, d) Endurance of W/AlO<sub>x</sub>/AlO<sub>y</sub>/Pt memristor<sup>[47]</sup> and Ti/HfO<sub>2</sub>/TiO<sub>x</sub>/Pt memristor<sup>[23]</sup>, and the Ti/HfO<sub>2</sub>/TiO<sub>x</sub>/Pt memristor with transition layer exhibiting more stable resistance states

应,促使导电细丝的组分转变,可以对器件开启时 的电导状态进行调制。在此基础上,Mikhaylov等<sup>[57]</sup> 基于夹在 TiN/Ti 和 Au/Ta 电极之间的双层 ZrO<sub>2</sub>(Y)/Ta<sub>2</sub>O<sub>5</sub>介电质,提出并实现了具有稳定非线 性电导状态的氧化物双介质层忆阻器,如图 5(a)所 示。器件设计的关键在于 TiN/Ti 电极附近形成的 Ta 纳米团簇作为热增强层,使器件热导率降低,限制 了开关层的热量耗散并使导电细丝在开关层中发生 较为彻底的溶解,以形成更为稳定的低电导状态。 并且,温度沿径向呈一定梯度分布,足够的热量促 使导电细丝被一层非化学计量的氧化物包围。随着 施加电场减小,氧离子在导电细丝附近温度梯度的 驱动下重新分布,导电细丝的组分发生转变,使器 件高电导呈现非线性的特征,如图 5(b)所示。

#### 2.4 调控离子迁移势垒

如前所述,影响器件阻变机制的因素主要有电场、离子浓度梯度和焦耳热。在倒锥状导电细丝的

影响下,实际操作中电场是相对可控的。通过减少 阻变层缺陷并选取价键更稳定的材料,调控离子的 迁移势垒,可以抑制径向离子扩散与过度沉积,促 使导电细丝在施加电场的作用下生长和破裂, 以达 到器件脉冲可控以及电导状态可重复的目的。2021年、 Bousoulas 等<sup>[58]</sup>提出的结构为 Ag/SiO<sub>2</sub>/VO<sub>x</sub>/Pt 的忆 阻器就采用了这样的设计思路。如图 6(a)所示, SiO2 层中倒锥状导电细丝的形成使 VO<sub>r</sub>层电场强度增强 并集中在有限区域,在保证开关均匀性的同时增强 了电场对导电细丝的调控。银离子在 VO<sub>x</sub> 膜中的离 子迁移势垒较高使器件电导变化具有高稳定性和可 重复性,从而促使 Ag/SiO<sub>2</sub>/VO<sub>x</sub>/Pt 忆阻器在连续相 同的开关脉冲刺激下具有更多的电导状态以及高度 对称的线性脉冲响应,如图 6(b)所示。采用类似的 设计思路,提出了许多具有良好突触特性的器件, 如 Ta/Ta<sub>2</sub>O<sub>5</sub>/ZrO<sub>2</sub>/Pt<sup>[22]</sup>、 TiN/Al<sub>2</sub>O<sub>3</sub>/TiO<sub>2-x</sub>/Ti<sup>[59]</sup> 和 Pt/TiO<sub>x</sub>/Al<sub>2</sub>O<sub>3</sub>/Pt<sup>[60]</sup>等忆阻器。





Fig. 5 Mechanism and performance of the double dielectric layer metal-oxide memristor based on Joule heating effect<sup>[57]</sup>
 (a) Schematic diagrams of the switching mechanism of Ta/ZrO<sub>2</sub>(Y)/Ta<sub>2</sub>O<sub>5</sub>/TiN memristor; (b) *I-V* characteristic of Ta/ZrO<sub>2</sub>(Y)/Ta<sub>2</sub>O<sub>5</sub>/TiN memristor with nonlinear low-resistance state



图 6 氧化物双介质层忆阻器实现线性对称的脉冲响应的机制<sup>[58]</sup>

Fig. 6 Mechanism of the double dielectric layer metal-oxide memristor with the linear symmetrical pulse response<sup>[58]</sup> (a) Schematic representation of the switching mechanism of Ag/SiO<sub>2</sub>/VO<sub>x</sub>/Pt memristor; (b) Pulse response of Ag/SiO<sub>2</sub>/VO<sub>x</sub>/Pt memristor represents highly linear and symmetric properties

## 3 氧化物双介质层忆阻器的应用

#### 3.1 数据集分类

数据集分类是将数据的集合分组为由类似的对 象组成的类别的分析过程,通过检查输入变量之间 的相关性来发现多元数据的相似因素。该技术还可 用于降低输入数据的维数,是许多机器学习算法的 重要预处理步骤。相比氧化物单介质层忆阻器, 氧 化物双介质层忆阻器具有更为稳定的开关参数以及 线性对称的脉冲响应, 在提高分类效率的同时减轻 了突触权重调整程序以及外围电路设计的负担。 Choi 等<sup>[51]</sup>基于 Pd/TaO<sub>r</sub>/Ta<sub>2</sub>O<sub>5</sub>/Pd 忆阻器构建了交叉 阵列结构,如图7(a)所示。在无监督的情况下,通过 利用桑格学习规则调整交叉阵列中每个忆阻器的权 重。氧化物双介质层忆阻器交叉阵列网络可以实现 在线学习,通过训练可以从数据集中学习主成分, 并有效地将未标记的数据分成簇, 如图 7(b)所示。 在学习主成分后,利用氧化物双介质层忆阻器网络 先进行数据聚类并推导出数据集的分类、然后得到 线性决策边界,如图 7(c)所示。这种方法可以扩展 到更大的网络和其他机器学习算法, 用于更复杂的

数据密集型任务。



图 7 基于氧化物双介质层的忆阻器实现数据集分类<sup>[51]</sup> Fig. 7 Data set classification using memristor based on double dielectric layer metal-oxide<sup>[51]</sup>

(a) Schematic of Pd/TaO<sub>x</sub>/Ta<sub>2</sub>O<sub>5</sub>/Pd memristor crossbar array; (b, c) The initial data and classification results of the data set

#### 3.2 语音识别

语音识别的目标是独立于说话者来区分语音的 内容。因此、音频信号的特征处理非常重要。相比 于其他神经网络算法,储备池算法是一种处理音频 信号的高效网络, 只需要训练连接到输出层的权重, 网络的其余部分保持不变,如图 8(a)所示。因此,训 练过程变得线性,可以使用许多简单的训练算法, 但需要硬件神经网络可以生成丰富的存储状态。在 氧化物忆阻器中引入双介质层结构, 使得器件电导 变化具有高稳定性和可重复性,并且在连续相同的 开关脉冲刺激下具有更多的电导状态。Zhong 等<sup>[61]</sup> 基于一种具有多电导状态的 Ti/TiO,/TaO,/Pt 忆阻器, 如图 8(b)所示,利用并行的储备池系统实现了语音 识别的功能。研究表明, 基于氧化物双介质层忆阻 器的储备池系统可以有效地处理时间信号、实现语 音数字识别的错误率仅为 0.4%, 如图 8(c, d)所示。 这种并行的储备池系统是在一个以串行方式运行的 单个器件上实现的, 证明了基于氧化物双介质层忆 阻器神经形态计算的可行性和高效性。

### 3.3 图像识别

高密度的无源忆阻器交叉阵列可以将大型神经

网络模型直接存储在专门的神经形态芯片上, 避免 了芯片外编程, 使图像识别等算法具有更高的效率 和更低的功耗。但基于氧化物单介质层忆阻器的交 叉阵列结构中存在较明显的漏电流, 对器件电阻状 态的准确读取提出了挑战。Kim 等<sup>[59]</sup>利用 TiN/ Al<sub>2</sub>O<sub>3</sub>/TiO<sub>2-x</sub>/Ti 忆阻器构建的 64×64 的无源交叉阵 列电路(图 9(a)), 实现了数据的有效存储和准确读 取并演示了较高精度地识别手写数字图像。电路的 制备采用 CMOS 兼容的制造技术,适用于三维集成 和后端工艺, 在神经形态计算应用中具有广阔的前 景。实验演示了一个平均相对电导输入精度为 1% 的 64×10 的矩阵乘法, 模拟了由非原位训练的单层 感知器进行的 MNIST 图像分类, 如图 9(b)所示。此 外, Choi 等<sup>[62]</sup>提出了一种具有自整流效应的 Pt/TaO<sub>y</sub>/TaO<sub>y</sub>/Ta 忆阻器, 搭建了 16×16 的交叉阵列 结构并进行了手写数字的识别,如图 9(c)所示。利 用这种氧化物双介质层忆阻器神经网络经 15 次迭 代后识别 MNIST 数字图像, 其精度可以达到 89.08%, 如图 9(d)所示。这些研究结果表明, 氧化物 双介质层忆阻器在实现人脑规模的整合神经形态系 统方面具有极大潜力。





Fig. 8 Demonstration of speech recognition using double dielectric layer metal-oxide memristor<sup>[61]</sup>
(a) Schematic of the memristor-based reservoir computing system; (b) Diagram of Ti/TiO<sub>x</sub>/TaO<sub>y</sub>/Pt memristor structure; (c) Typical audio waveform of digit 9; (d) Recognition error rate of speech varies as a function of the mask length with error bar representing variation between memristor devices



图 9 氧化物双介质层忆阻器实现图像识别

Fig. 9 Demonstration of image recognition using double dielectric layer metal-oxide memristor (a) SEM image of the 64×64 memristor crossbar array; (b) All experimental output currents for the digit "7"<sup>[59]</sup>; (c) Recognition diagrams of conductance and synaptic weights of digit "3"; (d) Evolution of the recognition accuracy of the MNIST under different synaptic coupling and training epochs<sup>[62]</sup>

## 4 结论与展望

氧化物双介质层忆阻器的开关电压均匀性、高 低阻态稳定性和耐久性等比氧化物单介质层忆阻器 显著提高。并且,双介质层结构使得忆阻器具有线性 对称的脉冲响应以及自限流、自整流等特性,在构建 无源交叉阵列以及神经形态计算方面具有明显优 势。本文基于氧化物忆阻器的基本原理,从影响离子 迁移的四个主要因素:电场强度、离子浓度、焦耳热 和离子迁移势垒出发,总结了几种性能良好的氧化 物双介质层忆阻器的设计方法:

1)采用一层氧化物薄膜作为控制层,形成一个 稳定的倒锥状导电细丝集中电场并限制导电细丝的 生长区域,使器件的开关电压更均匀;另一层超薄 的氧化物薄膜则作为器件的开关层,限制了导电细 丝的熔断区域,提高了器件的稳定性。

2)通过合理调配双介质层的氧空位浓度梯度, 诱导存储层中形成较稳定的倒锥状导电细丝。并选 取氧化性较好的金属作为阻变层一侧的电极,形成 缺氧过渡层。这种采用氧浓度过渡层的设计方式,确 保了氧离子可以在浓度梯度的驱动下在过渡层中迁 移。阻变层仅与过渡层存在氧离子交换,达到较为稳 定的平衡。再考虑到异质界面有效阻碍了氧离子的 层间迁移。上述因素使氧化物双介质层忆阻器在循 环中具有更稳定的高低电阻。

3)形成具有纳米团簇的热增强层,限制开关层 的热量耗散,并使温度沿导电细丝径向具有一定的 梯度分布,足够的热量促使导电细丝被一层非化学 计量的氧化物包围。随着施加电场减小,氧离子在导 电细丝附近温度梯度的驱动下重新分布,导电细丝 的组分发生转变,使器件高电导呈现非线性的特征。

4)较低的离子迁移势垒会增大导电细丝生长的 随机性,可通过减少阻变层缺陷或选取价键更稳定 的材料调控离子的迁移势垒,抑制径向离子扩散与 过度沉积,促使导电细丝仅在电场的驱动下生长破 裂,以达到氧化物双介质层忆阻器脉冲电导状态线 性可控的目的。

总的来说,氧化物双介质层忆阻器的设计思路 就是利用不同氧化物材料和电极材料的物理性质调 制器件的电场分布、热量耗散和离子迁移势垒等,以 实现不同场景所需的多种性能,为实现神经形态计 算提供基础。

发展至今,氧化物双介质层忆阻器仍然存在许 多机遇与挑战。(1)氧化物双介质层忆阻器的优异性 能与其电化学形成过程紧密相关,导致器件间的开 关参数存在一定差异。而一些不存在电化学形成过

397

程的器件本质上也依赖于第一次 I-V 循环的设置。因 此,为实现高效可靠的神经形态计算,迫切需要改 进生产技术,在提高产量的同时减少器件间参数的 变化。从制备技术上出发,可以采用制备锥状电极或 掺杂纳米团簇等方式<sup>[63-64]</sup>,进一步优化氧化物双介 质层忆阻器的开关参数与突触模拟特性。(2)有关氧 空位迁移阻变机理的研究大多基于理论模拟, 实验 观察较少。氧化物材料的不同参数,如厚度、缺陷浓 度和氧化还原性等因素, 对氧空位迁移形成导电细 丝的具体影响有待实验的进一步验证。特别是氧化 物双介质层忆阻器存在层间迁移, 层间迁移的势垒 是影响沙漏型导电细丝生长的潜在因素,决定了氧 化物双介质层忆阻器导电细丝熔断的具体位置,对 其阻变机理的分析至关重要。(3)相关研究表明,导电 细丝焦耳热可以促使一些氧化物材料结晶,限制导 电细丝生长路径和尺寸,从而获得稳定开关电压, 改善器件性能<sup>[33]</sup>。进一步地、当导电细丝生长完成、 其产生的热量还将继续促进结晶过程, 使器件电导 状态受脉冲数量的调控。从这样的思路出发,将相变 机理和导电细丝机理相互结合,可以设计出具有多 种功能的氧化物双介质层忆阻器。在本文总结的几 种设计方法的基础上,研究人员可以依据神经形态 计算的不同需要,结合多种物理原理,设计出性能 多样的新型忆阻器。

## 参考文献:

- CHUA L. Memristor-the missing circuit element. *IEEE Trans. Circuit Theory*, 1971, 18(5): 507.
- [2] STRUKOV D B, SNIDER G S, STEWART D R, et al. The missing memristor found. *Nature*, 2008, 453(7191): 80.
- [3] KANG J, KIM T, HU S, et al. Cluster-type analogue memristor by engineering redox dynamics for high-performance neuromorphic computing. Nat. Commun., 2022, 13: 4040.
- [4] CHANG T, JO S H, LU W. Short-term memory to long-term memory transition in a nanoscale memristor. ACS Nano, 2011, 5(9): 7669.
- [5] JO S H, CHANG T, EBONG I, et al. Nanoscale memristor device as synapse in neuromorphic systems. *Nano Lett.*, 2010, 10(4): 1297.
- [6] WRIGHT C D, WANG L, AZIZ M M, et al. Phase-change processors, memristors and memflectors. *Phys. Status Solidi B*, 2012, 249(10): 1978.
- [7] YOSHIDA M, SUZUKI R, ZHANG Y, et al. Memristive phase switching in two-dimensional 1T-TaS<sub>2</sub> crystals. *Sci Adv.*, 2015, 1(9): e1500606.
- [8] SOUSA R C, PREJBEANU I L. Non-volatile magnetic random access memories (MRAM). *Comptes Rendus Physique*, 2005, 6(9): 1013.
- [9] SHIH M C, WANG C Y, LEE Y H, et al. Reliability study of perpendicular STT-MRAM as emerging embedded memory qualified for reflow soldering at 260 °C. 2016 IEEE Symposium on VLSI Technology, Honolulu, 2016: 1–2.
- [10] MANCHON A, ŽELEZNÝ J, MIRON I M. Current-induced spinorbit torques in ferromagnetic and antiferromagnetic systems. *Rev.*

Mod. Phys., 2019, 91(3): 035004.

- [11] HUANG Y T, CHEN N K, LI Z Z, et al. Two-dimensional In<sub>2</sub>Se<sub>3</sub>: a rising advanced material for ferroelectric data storage. *InfoMat*, 2022, 4(8): e12341.
- [12] SETTER N, DAMJANOVIC D, ENG L M, et al. Ferroelectric thin films: review of materials, properties and applications. J. Appl. Phys., 2006, 100(10): 051606.
- [13] VU Q A, KIM H, NGUYEN V L, et al. A high-on/off-ratio floating-gate memristor array on a flexible substrate via CVD- grown large-area 2D layer stacking. Adv. Mater., 2017, 29(44): 1703363.
- [14] GUO X, WANG Q, LÜ X, et al. SiO<sub>2</sub>/Ta<sub>2</sub>O<sub>5</sub> heterojunction ECM memristors: physical nature of their low voltage operation with high stability and uniformity. *Nanoscale*, 2020, **12(7)**: 4320.
- [15] ISMAIL M, ABBAS H, CHOI C, *et al.* Stabilized and reset-voltage controlled multi-level switching characteristics in ZrO<sub>2</sub>-based memristors by inserting a-ZTO interface layer. *J. Alloys Compd.*, 2020, 835: 155256.
- [16] ANDREEVA N, MAZING D, ROMANOV A, et al. Contact engineering approach to improve the linearity of multilevel memristive devices. *Micromachines*, 2021, **12(12)**: 1567.
- [17] ISMAIL M, ABBAS H, MAHATA C, et al. Optimizing the thickness of Ta<sub>2</sub>O<sub>5</sub> interfacial barrier layer to limit the oxidization of Ta ohmic interface and ZrO<sub>2</sub> switching layer for multilevel data storage. J. Mater. Sci. Technol., 2022, **106**: 98.
- [18] ZHU Y L, XUE K H, CHENG X M, et al. Uniform and robust TiN/HfO<sub>2</sub>/Pt memristor through interfacial Al-doping engineering. *Appl. Surf. Sci.*, 2021, **550**: 149274.
- [19] SU C, SHAN L, YANG D, et al. Effects of heavy ion irradiation on Cu/Al<sub>2</sub>O<sub>3</sub>/Pt CBRAM devices. *Microelectronic Eng.*, 2021, 247: 111600.
- [20] WU M C, TING Y H, CHEN J Y, et al. Low power consumption nanofilamentary ECM and VCM cells in a single sidewall of high-density VRRAM arrays. Adv. Sci., 2019, 6(24): 1902363.
- [21] RAJASEKARAN S, SIMANJUNTAK F M, CHANDRASEKARAN S, et al. Flexible Ta<sub>2</sub>O<sub>5</sub>/WO<sub>3</sub>-based memristor synapse for wearable and neuromorphic applications. *IEEE Electron Device Lett.*, 2021, 43(1): 9.
- [22] ISMAIL M, ABBAS H, SOKOLOV A, et al. Emulating synaptic plasticity and resistive switching characteristics through amorphous Ta<sub>2</sub>O<sub>5</sub> embedded layer for neuromorphic computing. *Ceram. Int.*, 2021, 47(21): 30764.
- [23] LIU J, YANG H, JI Y, *et al.* An electronic synaptic device based on HfO<sub>2</sub>TiO<sub>x</sub> bilayer structure memristor with self-compliance and deep-RESET characteristics. *Nanotechnology*, 2018, **29(41)**: 415205.
- [24] XIA Q, YANG J J. Memristive crossbar arrays for brain-inspired computing. *Nat. Mater.*, 2019, 18(4): 309.
- [25] CHEN Y C, LIN C C, CHANG Y F. Post-moore memory technology: sneak path current (SPC) phenomena on RRAM crossbar array and solutions. *Micromachines*, 2021, 12(1): 50.
- [26] REN S G, NI R, HUANG X D, et al. Pt/Al<sub>2</sub>O<sub>3</sub>/TaO<sub>x</sub>/Ta self-rectifying memristor with record-low operation current (<2 pA), low power (fJ), and high scalability. *IEEE Trans. Electron Devices*, 2022, 69(2): 838.
- [27] XI Y, GAO B, TANG J, et al. In-memory learning with analog resistive switching memory: a review and perspective. Proc. IEEE Inst. Eletron Eng., 2021, 109(1): 14.
- [28] CHEN P Y, PENG X, YU S. NeuroSim+: an integrated deviceto-algorithm framework for benchmarking synaptic devices and array architectures. 2017 IEEE International Electron Devices Meeting (IEDM), San Francisco, 2017: 6.1.1–6.1.4.
- [29] CHEN P Y, YU S. Technological benchmark of analog synaptic devices for neuroinspired architectures. *IEEE Des. Test*, 2019, 36(3): 31.
- [30] WOO J, MOON K, SONG J, et al. Improved synaptic behavior

under identical pulses using AlO<sub>x</sub>/HfO<sub>2</sub> bilayer RRAM array for neuromorphic systems. *IEEE Electron Device Lett.*, 2016, **37(8):** 994.

- [31] 李策,杨栋梁,孙林锋.基于二维层状材料的神经形态器件研 究进展.物理学报,2022,71(21):218504.
- [32] YANG J J, MIAO F, PICKETT M D, et al. The mechanism of electroforming of metal oxide memristive switches. *Nanotechnology*, 2009, 20(21): 215201.
- [33] MAO G Q, XUE K H, SONG Y Q, et al. Oxygen migration around the filament region in HfO<sub>x</sub> memristors. AIP Adv., 2019, 9(10): 105007.
- [34] YANG Y, LU W. Nanoscale resistive switching devices: mechanisms and modeling. *Nanoscale*, 2013, 5(21): 10076.
- [35] ZHANG Z, YANG D, LI H, et al. 2D materials and van der Waals heterojunctions for neuromorphic computing. *Neuromorph. Comput. Eng.*, 2022, 2(3): 032004.
- [36] CELANO U, GOUX L, BELMONTE A, et al. Three-dimensional observation of the conductive filament in nanoscaled resistive memory devices. *Nano Lett.*, 2014, 14(5): 2401.
- [37] YANG Y, GAO P, GABA S, *et al.* Observation of conducting filament growth in nanoscale resistive memories. *Nat. Commun.*, 2012, **3**: 732.
- [38] LI C, GAO B, YAO Y, et al. Direct observations of nanofilament evolution in switching processes in HfO<sub>2</sub> based resistive random access memory by *in situ* TEM studies. Adv. Mater., 2017, 29(10): 1602976.
- [39] MIAO F, STRACHAN J P, YANG J J, et al. Anatomy of a nanoscale conduction channel reveals the mechanism of a high performance memristor. Adv. Mater., 2011, 23(47): 5633.
- [40] 栗苹, 许玉堂. 氧空位迁移造成的氧化物介质层时变击穿的蒙 特卡罗模拟. 物理学报, 2017, 66(21): 217701.
- [41] DESHMUKH S, ROJO M M, YALON E, et al. Direct measurement of nanoscale filamentary hot spots in resistive memory devices. Sci. Adv., 2022, 8(13): eabk1514.
- [42] STRACHAN J P, STRUKOV D B, BORGHETTI J, et al. The switching location of a bipolar memristor: chemical, thermal and structural mapping. *Nanotechnology*, 2011, 22(25): 254015.
- [43] WU F, SI S, CAO P, et al. Interface engineering via MoS<sub>2</sub> insertion layer for improving resistive switching of conductive bridging random access memory. Adv. Electron. Mater., 2019, 5(4): 1800747.
- [44] CHEN Y Y, ROELOFS R, REDOLFI A, et al. Tailoring switching and endurance/retention reliability characteristics of HfO<sub>2</sub>/Hf RRAM with Ti, Al, Si dopants. 2014 Symposium on VLSI Technology: Digest of Technical Papers, Honolulu, 2014: 1–2.
- [45] WANG B, XUE K H, SUN H J, *et al.* Performance enhancement of TaO<sub>x</sub> resistive switching memory using graded oxygen content. *Appl. Phys. Lett.*, 2018, **113(18)**: 183501.
- [46] LANDON C D, WILKE R H T, BRUMBACH M T, et al. Thermal transport in tantalum oxide films for memristive applications. *Appl. Phys. Lett.*, 2015, **107**(2): 023108.
- [47] HUANG X D, LI Y, LI H Y, *et al.* Enhancement of DC/AC resistive switching performance in AlO<sub>x</sub> memristor by two technique bilayer approach. *Appl. Phys. Lett.*, 2020, **116(17):** 173504.
- [48] DUAN Q, XU L, ZHU J, et al. Resistive switching and synaptic plasticity in HfO<sub>2</sub>-based memristors with single-layer and bilayer structures. 2018 China Semiconductor Technology International

Conference (CSTIC), Shanghai, 2018: 1–3.

- [49] HUANG X D, LI Y, LI H Y, et al. Forming-free, fast, uniform, and high endurance resistive switching from cryogenic to high temperatures in W/AlO<sub>x</sub>/Al<sub>2</sub>O<sub>3</sub>/Pt bilayer memristor. *IEEE Electron Device Lett.*, 2020, **41**(4): 549.
- [50] HUANG X D, LI Y, LI H Y, et al. Low-power, high speed and high uniform switching in AlOx-based memristor using homogeneous bilayer structure for memcomputing. 2019 IEEE International Conference on Integrated Circuits, Technologies and Applications (ICTA), Chengdu, 2019: 113.
- [51] CHOI S, SHERIDAN P, LU W D. Data clustering using memristor networks. Sci. Rep., 2015, 5: 10492.
- [52] WANG X, LIAO W, RAO T, et al. Resistive switching in sputtered ZnO/IGZO heterostructure memristor. 2022 IEEE 5th International Conference on Electronics Technology (ICET), Chengdu, 2022: 113.
- [53] XU Z, YU L, XU X, et al. Effect of oxide/oxide interface on polarity dependent resistive switching behavior in ZnO/ZrO<sub>2</sub> heterostructures. Appl. Phys. Lett., 2014, **104(19)**: 192903.
- [54] ZHU J, LEE J W, LEE H, et al. Probing vacancy behavior across complex oxide heterointerfaces. Sci. Adv., 2019, 5(2): eaau8467.
- [55] CHANDRASEKARAN S, SIMANJUNTAK F M, SAMINATHAN R, et al. Improving linearity by introducing Al in HfO<sub>2</sub> as a memristor synapse device. *Nanotechnology*, 2019, **30(44):** 445205.
- [56] ZHANG Z, CAI Y, YU M, et al. A tantalum oxide memristor for artificial synapse applications. 2014 12th IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), Guilin, 2014: 1.
- [57] MIKHAYLOV A, BELOV A, KOROLEV D, et al. Multilayer metal-oxide memristive device with stabilized resistive switching. Adv. Mater. Technol., 2020, 5(1): 1900607.
- [58] BOUSOULAS P, SAKELLAROPOULOS D, TSOUKALAS D, et al. Tuning the analog synaptic properties of forming free SiO<sub>2</sub> memristors by material engineering. Appl. Phys. Lett., 2021, 118(14): 143502.
- [59] KIM H, MAHMOODI M R, NILI H, et al. 4K-memristor analoggrade passive crossbar circuit. Nat. Commun., 2021, 12: 5198.
- [60] WU F, CAO P, PENG Z, et al. Memristor based on TiO<sub>x</sub>/Al<sub>2</sub>O<sub>3</sub> bilayer as flexible artificial synapse for neuromorphic electronics. *IEEE Trans. Electron Device*, 2021, 69(1): 375.
- [61] ZHONG Y, TANG J, LI X, et al. Dynamic memristor-based reservoir computing for high-efficiency temporal signal processing. *Nat. Commun.*, 2021, 12: 408.
- [62] CHOI S, JANG S, MOON J H, *et al.* A self-rectifying  $TaO_y/$  nanoporous  $TaO_x$  memristor synaptic array for learning and energy-efficient neuromorphic systems. *NPG Asia Mater.*, 2018, **10(12):** 1097.
- [63] KIM H J, PARK T H, YOON K J, et al. Fabrication of a Cu-cone-shaped cation source inserted conductive bridge random access memory and its improved switching reliability. Adv. Funct. Mater., 2019, 29(8): 1806278.
- [64] KIM H J, KIM J, PARK T G, et al. Multi-level control of conductive filament evolution and enhanced resistance controllability of the Cu-cone structure embedded conductive bridge random access memory. Adv. Electron. Mater., 2022, 8(8): 2100209.