

## p型氧化镍薄膜晶体管的微流控法制备研究

梁玉<sup>1,2</sup>, 梁凌燕<sup>1</sup>, 吴卫华<sup>1</sup>, 裴郁<sup>1</sup>, 姚志强<sup>2</sup>, 曹鸿涛<sup>1</sup>

(1. 中国科学院宁波材料技术与工程研究所, 浙江省石墨烯应用研究重点实验室, 宁波 315201; 2. 郑州大学材料科学与工程学院, 国家低碳环保材料智能设计国际联合研究中心, 郑州 450001)

**摘要:** 可以图形化和沉积同时进行的镀膜技术可有效简化器件制备流程, 从而降低成本。本工作研究了一种新型的图形化沉积镀膜技术—微流控法: 将宽度及间隔均为 80  $\mu\text{m}$ 、沟槽深度为 2  $\mu\text{m}$  左右的 PDMS 模板与衬底贴合构筑微流通道, 毛细力作用下前驱液可在微流通道内流动, 并在衬底表面形成图形化的液膜, 最后经热处理完成图形化的薄膜沉积。此外, 分析了硝酸镍/2-甲氧基乙醇前驱体的热分解过程和不同温度退火下前驱体粉末的相结构演化规律。最终利用微流控法图形化沉积技术制备了图形化的氧化镍沟道, 并构筑了薄膜晶体管器件。优化后的薄膜晶体管表现出典型的 p 型特征, 场效应迁移率可达  $0.8 \text{ cm}^2 \cdot \text{V}^{-1} \cdot \text{s}^{-1}$ 。

**关键词:** 氧化物半导体; 溶液法; 浸润性; 薄膜晶体管; 热失重-差热曲线

中图分类号: TN321; TB43 文献标识码: A

## Microfluidic-method-processed p-type NiO<sub>x</sub> Thin-film Transistors

LIANG Yu<sup>1,2</sup>, LIANG Ling-Yan<sup>1</sup>, WU Wei-Hua<sup>1</sup>, PEI Yu<sup>1</sup>, YAO Zhi-Qiang<sup>2</sup>, CAO Hong-Tao<sup>1</sup>

(1. Key Laboratory of Graphene Technologies and Applications of Zhejiang Province, Ningbo Institute of Materials Technology and Engineering, Chinese Academy of Sciences, Ningbo 315201, China; 2. State Centre for International Cooperation on Designer Low-Carbon and Environmental Materials (ICDLCEM), School of Material Science and Engineering, Zhengzhou University, Zhengzhou 450001, China)

**Abstract:** It's essential to develop patterning deposition methods to simplify the process of device fabrication and then reduce the production cost. In this work, a new patterning deposition method, *i.e.* microfluidic method, was demonstrated in details. In this technology, a micro-fluidic channel with a width of 80  $\mu\text{m}$  and a height of 2  $\mu\text{m}$  can be constructed between PDMS modules and substrates, and under capillary force precursor drops will move through the channel to form a patterned liquid film which is then fixed on the substrate via thermal treatments, and finally patterned films are prepared. In addition, the thermal-driven solidification process from NiO<sub>x</sub> precursor powder to oxide was investigated through thermogravimetric/differential thermal analysis (TG-DTA) measurement. And the evolution of phase structure of the NiO<sub>x</sub> precursor powder was analyzed with respect to post-annealing temperatures. Finally, thin-film transistors were fabricated applying the patterned NiO<sub>x</sub> thin films as channels, and the optimized device showed typical p-type transistor features, with a field-effect mobility up to  $0.8 \text{ cm}^2 \cdot \text{V}^{-1} \cdot \text{s}^{-1}$ .

**Key words:** oxide semiconductors; solution method; wettability; thin-film transistors; TG-DTA curves

薄膜晶体管(Thin-film Transistor, TFT)是半导体工业最基础、最重要的电子元件之一, 其实质是利

用电场来调控半导体费米能级的位置, 进而调控其电荷输运能力和电流开关性能的三端有源电子器

收稿日期: 2018-04-16; 收到修改稿日期: 2018-07-17

基金项目: 国家自然科学基金(51772276); 宁波市科技创新团队(2016B100005)

National Natural Science Foundation of China (51772276); Ningbo Municipal Science and Technology Innovative Research Team (2016B100005)

作者简介: 梁玉(1993-), 女, 硕士研究生. E-mail: 292707377@qq.com

通讯作者: 曹鸿涛, 研究员. E-mail: h\_cao@nimte.ac.cn

件。目前,非晶硅或低温多晶硅 TFT 仍为产业界的主流技术。而氧化物 TFT 具有制备温度低、迁移率较高、关态电流低等优势,并且其制程跟现有主流技术兼容,性能价格均衡,已被开发为新一代屏幕驱动技术<sup>[1-2]</sup>,以铟镓锌氧(InGaZnO)TFT 为代表的驱动技术已经可以在包括成本在内的综合性能方面与非晶硅 TFT 展开正面竞争。然而,多数高性能氧化物半导体(如 ZnO、SnO<sub>2</sub>、In<sub>2</sub>O<sub>3</sub> 等)因其价带顶 O2p 轨道的构成特点(方向性强、大的电负性及深能级)导致 p 型掺杂非常困难,使得它们的应用被限制在单极型(n 型)器件,因此在氧化物互补型电子器件、电路等领域难以体现其潜在的应用价值<sup>[3]</sup>。

氧化镍(NiO)是重要的功能材料,此前一直被作为镍氢、镍镉电池的电极材料而受到广泛研究,其物理、化学、结构等各种性质及制备方法的相关研究也已经较为系统。此外,该材料在陶瓷、热敏元件、催化剂、磁性材料等方面的应用也取得了较多进展。近年来,纳米 NiO 在许多新的领域,尤其是电致变色材料<sup>[4]</sup>、超级电容器<sup>[5]</sup>、气敏传感器<sup>[6]</sup>、电阻式随机存取器<sup>[7]</sup>、葡萄糖电传感器<sup>[8]</sup>等方面的应用,使人们对其制备方法的研究以及材料性质的理解更加深入。此外,作为最早被研究的透明 p 型导电氧化物材料,NiO 的本征缺陷 Ni 空位( $V_{Ni}$ )经电离可产生空穴,形成 p 型半导体<sup>[9]</sup>。同样地,以 NiO 作为沟道的薄膜晶体管也表现出了典型的单极 p 型行为<sup>[10]</sup>。另一方面,镀膜技术的创新对传统半导体产业会带来革命性的变化。由于具有无需真空条件,仪器设备简单,可在各种基体表面镀膜的特点,湿法镀膜技术在实现电子元器件薄膜及其他种类薄膜的低温、低成本、大面积制备方面拥有独特的优势,近年来在薄膜制备领域得到广泛应用<sup>[11]</sup>。湿法镀膜技术主要有提拉法、旋涂法等,此类方法基于特定组分的前驱液,通过镀膜以及后续的热处理等操作

得到所需的薄膜。对于湿法镀膜工艺,如何实现薄膜的图形化沉积(在镀膜的同时实现图形化)是目前的一大挑战。微纳米转印技术和紫外光固化技术是目前研究较多的两种图形化沉积方法。然而,转印技术一般适用于二维材料体系(如石墨烯、二维金属氮化物/碳化物 MXene 等<sup>[12-13]</sup>);而紫外光固化技术则要求薄膜前驱液对特定波长的紫外光有强烈的吸收<sup>[14]</sup>,该工艺在前驱液类型的选择上存在较大的限制,因而在实现薄膜图形化沉积方面缺乏通用性。本工作将采用一种新型图形化制备方法—微流控法来进行 NiO 薄膜的图形化沉积,并实现 p 型薄膜晶体管的制备,同时考察沉积条件对薄膜相结构、器件性能的影响。

## 1 实验方法

### 1.1 实验原料

实验所用的 Ni(NO<sub>3</sub>)<sub>2</sub>·6H<sub>2</sub>O(99.999%)购自阿拉丁,2-甲氧基乙醇(2-methoxyethanol, 2-ME, 99%)购自 Sigma-Aldrich,丙酮、乙醇购自国药,p 型重掺杂热氧化硅片购自中国电子科技集团公司第四十六研究所,SiO<sub>2</sub> 介质层厚度为 100 nm,AZ5214 光刻胶及显影液购自苏州美图半导体技术有限公司。

### 1.2 前驱体溶液配制

将 Ni(NO<sub>3</sub>)<sub>2</sub>·6H<sub>2</sub>O 溶于 2-ME 溶剂中配置成 0.2 mol·L<sup>-1</sup> 浓度的前驱体溶液,其后将该前驱体溶液连续超声 4 h 后再陈化 24 h,最后使用 0.22 μm 聚四氟乙烯(Polytetrafluoroethylene, PTFE)过滤器对溶液进行过滤,去掉溶液配置过程中不小心引入的大颗粒杂质或残留。

### 1.3 聚二甲基硅氧烷(PDMS)模板的制备

PDMS 模板制备过程如图 1 所示,具体步骤如下:  
(1) 在平整硅片上均匀旋涂 AZ5214 光刻胶,之




图 1 PDMS 模板制备过程

Fig. 1 Illustration of the preparation process of PDMS moulds

后在 95℃ 下烘烤 90 s 使其固化。

(2) 以宽度及间隔均为 80 μm、沟槽深度为 2 μm 左右的光刻版为掩膜, 在光刻机(型号为 ABM/6/350/NUV/DCCD/M)下曝光 4 s, 后烘 120 s, 之后裸曝(不进行掩膜) 45 s, 最后进行显影处理, 得到如图 1 右下角所示带有图案的硅片。

(3) 将其放入大小相当的培养皿, 往培养皿中倒入液体道康宁 SYLGARD184 硅橡胶及固化剂, 放入烘箱在 75℃ 下烘烤 2 h, 使 PDMS 固化, 将其揭开后得到带有所需图案(宽度以及间隔均为 80 μm)的 PDMS 模板。

#### 1.4 薄膜图形化沉积

微流控法薄膜图形化沉积过程如图 2 所示, 具体如下所述:

(1) 将热氧化硅衬底(P<sup>+</sup>掺杂, 100 nm SiO<sub>2</sub>)分别使用丙酮、酒精、去离子水各超声 10 min 进行清洗后, 用氮气枪吹干。之后用氧等离子体处理 2 min, 以提高其亲水性;

(2) 将之前制备的带有 80 μm 凹槽的 PDMS 模板贴合并固定在亲水处理后的衬底上;

(3) 在模板与衬底形成的微流孔道两端滴加前驱体溶液, 可观察到溶液受毛细吸附进入微流通道内;

(4) 静待, 待观察到前驱体溶液在微流通道内不再移动, 将其放入烘箱中, 在 60℃ 下烘烤 45 min 进行薄膜前驱液溶剂的蒸发处理, 完成图形化薄膜的初步固化;

(5) 揭开模板, 对衬底及之上的薄膜进行后退火处理, 完成薄膜的图形化沉积。

#### 1.5 薄膜晶体管的电极制备

在垂直于通道的方向通过电子束蒸发镀膜系统(e-beam evaporation, 型号为 ULVAC MUE-ECO)先后蒸镀 50 nm 镍(Ni)、20 nm 金(Au)条状膜, 作为晶体管器件的源漏电极, 金属条状膜的形状采用金属




图 2 微流控法实现薄膜图形化的操作流程

Fig. 2 Illustration of the patterning process by capillary method

掩模板直接进行定义。

#### 1.6 测试表征

通过美国 Perkin-Elmer 公司的 Pyris Diamond TG/DTA 型分析仪来研究经过烘干的 Ni(NO<sub>3</sub>)<sub>2</sub> 粉末的热转化过程, 为获得其热失重-差热(TG-DTA)曲线, 测试时升温速率为 10℃/min, 空气流速为 100 mL/min, 测试温度范围为 40~600℃。通过德国 BRUKER 公司的 Bruker D8 advance 型 X 射线粉末衍射仪来获得 NiO 粉末样品的 X 射线衍射(XRD)图谱, 测试采用 CuKα 光源, θ-2θ 扫描模式。采用半导体参数仪(Keithley 4200)在黑暗、室温和空气环境中对晶体管的转移和输出电学性能进行测试。通过原子力显微镜(Veeco Dimension 3100)对条形膜的形貌进行表征。采用 NanoScope Analysis 分析软件对条形膜边缘的高度起伏进行提取。

## 2 结果与讨论

### 2.1 热失重/差热分析

首先研究前驱体的热转化过程, 以便确定最优的后退火处理温度。将一定量的 Ni(NO<sub>3</sub>)<sub>2</sub>·6H<sub>2</sub>O 的 2-ME 溶液在 80℃ 左右进行长时间烘烤得到前驱体粉末。对前驱体粉末进行热失重/差热分析, 结果如图 3 所示。可以看出, Ni(NO<sub>3</sub>)<sub>2</sub> 的热转化过程可以粗略地分为三段。第一段在 146℃ 左右, 一般被认为是溶剂挥发和水解反应(生成氢氧化镍)所致<sup>[15]</sup>。第二段在 313℃ 左右, 一般对应硝酸盐的分解和所生成氧化物的结晶<sup>[16]</sup>。第三段在 333℃ 左右, 该高温段一般认为与残留基团的彻底分解和进一步结晶等有关<sup>[17]</sup>。

### 2.2 结构表征

为了进一步确定前驱体粉末在不同温度下退火产物的物相结构, 对前驱体粉末进行了系列热退




图 3 NiO 前驱体粉末的热失重-差热曲线

Fig. 3 Thermogravimetric and differential thermal analysis (TG-DTA) curves of NiO precursor

火处理, 温度区间: 150~350℃, 温度间隔: 50℃, 退火时间: 2 h, 退火环境: 空气。对这一系列样品进行 XRD 测试, 结果如图 4 所示。150℃退火样品的 XRD 曲线中观察不到任何特征峰, 说明该样品为非晶状态。但 200℃退火样品的 XRD 曲线中可以观察到明显的金属 Ni(JCPDS 卡片号: 87-0712)和 NiO(JCPDS 卡片号: 71-1179)的特征峰, 说明该温度下退火, 前驱体已经开始分解并生成了金属 Ni 和 NiO。据文献[18]报道, 氢氧化镍在 200℃左右开始分解, 这恰好吻合热失重/差热分析结果: 在 146℃左右, 部分 Ni(NO<sub>3</sub>)<sub>2</sub> 发生水解生成了氢氧化镍。而且, 因为羟基的还原作用(2-ME 中含有羟基), 除了 NiO 分解产物还包括金属 Ni。随着退火温度上升到 300℃, 金属 Ni 和 NiO 的峰强度都逐渐增大, 但半高宽基本保持不变。这说明, 随着温度的逐渐上升, 产物数量增加, 热分解完成程度不断加深, 这与热失重/差热曲线 150~300℃之间逐渐失重 18wt% 的现象基本吻合。当温度进一步上升到 350℃时, 金属 Ni 对应的峰强度明显变弱, NiO 含量增加, 甚至出现了 NiO(71-1179)的新衍射峰(75.4°)。这是因为, 一方面随着退火温度的升高, Ni 逐渐被氧化并生成了 NiO; 另一方面, 根据热失重/差热分析结果, 在 300~350℃之间未发生水解的 Ni(NO<sub>3</sub>)<sub>2</sub> 在热作用下发生了分解并生成了 NiO。其中, 由于前驱体溶液含活泼羟基而先还原成金属态, 并随着温度升高金属被逐渐氧化生成氧化物这一系列现象, 文献[19]中已有类似报导。

### 2.3 图形化薄膜的形貌表征

图 5(a) 给出了采用微流控法制备的条形薄膜的光学显微镜照片。可以看出, 该方法定义的条状薄膜边缘线条平整、光滑, 图形尺寸也与 PDMS 模板基本一致(如图 5(a)插图所示); 在条状薄膜之外的区域显露的 SiO<sub>2</sub> 的颜色非常均一, 表明无 NiO 薄膜残留。然而, 可以发现, 条状膜的边缘颜色明显深于中央, 说明薄膜的边缘厚于中央。图 5(b)是采用原




图 4 NiO 粉末的 XRD 图谱

Fig. 4 XRD patterns of NiO powders




图 5 (a)制备的图形化 NiO<sub>x</sub> 条形膜的光学显微镜照片, 右上角插图为放大照片; (b)用原子力显微镜方法测得的条形膜边缘高度差曲线

Fig. 5 (a) Optical microscope image of a substrate patterned with NiO stripes with inset showing a close-up view; (b) Height fluctuation across the NiO stripe margin obtained by atomic force microscopy

子力显微镜测试的条形膜边缘处的高度落差曲线。可以看出, 边缘处厚度在 135 nm 左右, 中心厚度在 35~50 nm 左右。这种厚度不均匀性可能是因为, 与 Si 衬底相比, PDMS 对前驱体溶液具有更强的亲和力, 使得前驱体溶液更容易聚集在模板与衬底接触的角落位置。通过调控 PDMS、衬底的亲水性和选择前驱体溶剂种类有望改善这一现象, 这方面的研究还有待深入。

### 2.4 器件性能

所制备 TFT 的结构示意图如图 6(a)所示, 其中重掺杂 Si 为衬底和栅电极、100 nm SiO<sub>2</sub> 层为栅介质层, 每对 Ni/Au 源/漏电极横跨两条 NiO 条形膜。故 TFT 的沟道宽为 160 μm、长为 100 μm。图 6(b)和(c)分别给出了 300℃和 350℃退火(对应沟道薄膜中 NiO 含量较高、残留基团较少的两个退火条件)TFT 的输出曲线。可以看出, 随着负栅压( $V_{GS}$ )的持续增大, 不同温度制备的 TFT 的源漏电流( $I_{DS}$ )都持续增加, 表现出了典型的 p 型晶体管特征。图 6(d)给出了对应 TFT 的转移曲线。其中, 300℃退火的 TFT 开启电压为正 10 V 左右, 说明 NiO<sub>x</sub> 沟道中本征空穴浓度较大, 但其开态电流较小, 约 20 nA。经计算, 该 TFT 的场效应迁移率为 0.004 cm<sup>2</sup>·V<sup>-1</sup>·s<sup>-1</sup>, 开关比为 100 左右。350℃退火的 TFT 开启电压在




图 6 所制备 TFT 的截面结构示意图(a), 300°C(b)和 350°C(c)退火 TFT 的输出曲线以及对应 TFT 的转移曲线(d)  
Fig. 6 Schematic structure of the fabricated TFT device (a), output curves of the TFTs annealed at 300°C (b) and 350°C (c), and transfer curves of the corresponding TFTs (d)

负 10 V 左右, 说明沟道薄膜中本征空穴浓度较低。相比而言, 其开态电流相比 300°C 退火的 TFT 有明显提高, 大于 200 nA。经计算, 其开关比约为 200, 场效应迁移率为  $0.8 \text{ cm}^2 \cdot \text{V}^{-1} \cdot \text{s}^{-1}$ , 该迁移率值与文献[10, 20-21]报道结果相当甚至更佳。此外, 也进行了 00°C 退火的 TFT 制备, 但其场效应迁移率没有进一步上升, 且栅极电流( $I_G$ )变得极大( $\sim 0.1 \mu\text{A}$ ), 这可能是由于更高温度下退火栅极/沟道界面和栅介质层本身的质量严重变差所致。在本工作中, 适当提高退火温度所引起的器件性能的改善可能与沟道薄膜中金属 Ni 的减少、NiO 含量增加有关, 因为金属 Ni 晶粒可能对载流子有强烈的散射作用, 从而降低了迁移率。以上情况表明, 通过后退火过程中补氧提高沟道中 NiO 的含量极有可能进一步提高器件的整体性能, 相关研究还有待进行。

### 3 结论

采用事先定义好图形的 PDMS 模板与衬底接触构筑微流通道, 利用毛细力驱使前驱液在通道内流动, 再进行后退火, 最终完成  $\text{NiO}_x$  薄膜的微流控法图形化沉积。根据 TG-DTA 和 XRD 的测试结果, 分析了  $\text{NiO}_x$  前驱体在热致缩合过程中的物相转化规律, 确定了制备 p 型  $\text{NiO}_x$  薄膜晶体管的优化退火温

度范围。300 和 350°C 退火的薄膜晶体管均表现出了典型的 p 型开关特性, 其中 350°C 退火的器件场效应迁移率达  $0.8 \text{ cm}^2 \cdot \text{V}^{-1} \cdot \text{s}^{-1}$ , 开关比约为 200。这些结果表明, 微流控法图形化工艺既可用于器件半导体工作层的沉积, 又可简化器件的制备流程。

### 参考文献:

- [1] NOMURA K, OHTA H, TAKAGI A, *et al.* Room-temperature fabrication of transparent flexible thin film transistors using amorphous oxide semiconductors. *Nature*, 2004, **432(7016)**: 488–492.
- [2] WAGER J F, YEH B, HOFFMAN R L, *et al.* An amorphous oxide semiconductor thin-film transistor route to oxide electronics. *Curr. Opin. Solid State Mater. Sci.*, 2014, **18(2)**: 53–61.
- [3] LIANG L Y, LIU Z M, CAO H T, *et al.* Phase and optical characterization of annealed SnO thin films and their p-type TFT application. *J. Electrochem. Soc.*, 2010, **157(6)**: H598–H602.
- [4] YUE Y F, LI H Z, LI K R, *et al.* Preparation and properties of NiO/PB hybrid electrochromic film. *Journal of Inorganic Materials*, 2017, **32(9)**: 949–954.
- [5] NATHAN T, AZIZ A, NOOR A F, *et al.* Nanostructured NiO for electrochemical capacitors: synthesis and electrochemical properties. *J. Solid State Electrochem.*, 2008, **12**: 1003–1009.
- [6] HOTOVY I, HURAN J, SPIESS L, *et al.* Preparation and characterization of NiO thin films for gas sensor applications. *Vacuum*, 2000, **58**: 300–307.
- [7] SON J Y, SHIN Y H. Direct observation of conducting filaments on resistive switching of NiO thin films. *Appl. Phys. Lett.*, 2008, **92(22)**: 222106–1–4.
- [8] QIN D Y, HE X L, NIE Q L, *et al.* *In situ* preparation and glucose

- sensing property of ternary NiO/Ni/C microspheres. *Journal of Inorganic Materials*, 2017, **32(3)**: 313–318.
- [9] LANY S, OSORIO-GUILLEN J, ZUNGER A. Origins of the doping asymmetry in oxides: hole doping in NiO versus electron doping in ZnO. *Phys. Rev. B*, 2007, **75**: 241203–1–4.
- [10] SHIMOTANI H, SUZUKI H, UENO K, *et al.* p-Type field-effect transistor of NiO with electric double-layer gating. *Appl. Phys. Lett.*, 2008, **92(24)**: 242107–1–3.
- [11] SONG A R, JAVAID K, LIANG Y, *et al.* Design, properties and TFT application of solution-processed In-Ga-Cd-O thin films. *Phys. Status Solid*, 2018, **12(5)**: 1800034–1–7.
- [12] YE Q, XIAO P, LIU W L, *et al.* Exploring the potential of exfoliated ternary ultrathin  $\text{Ti}_4\text{AlN}_3$  nanosheets for fabricating hybrid patterned polymer brushes. *RSC Adv.*, 2015, **5(86)**: 70339–70344.
- [13] XIAO P, GU J, CHEN J, *et al.* A microcontact printing induced supramolecular self-assembled photoactive surface for patterning polymer brushes. *Chem. Commun.*, 2013, **49**: 11167–11169.
- [14] RIM Y S, CHEN H, LIU Y. Direct light pattern integration of low-temperature solution-processed all-oxide flexible electronics. *ACS Nano*, 2014, **8(9)**: 9680–9686.
- [15] LIU A, LIU G X, ZHU H H, *et al.* Hole mobility modulation of solution-processed nickel oxide thin-film transistor based on high- $k$  dielectric. *Appl. Phys. Lett.*, 2016, **108(23)**: 233506–1–6.
- [16] XU W Y, LONG M Z, ZHANG T K, *et al.* Fully solution-processed metal oxide thin-film transistors via a low temperature aqueous route. *Ceramics International*, 2017, **43**: 6130–6137.
- [17] LIU A, ZHU H H, GUO Z D, *et al.* Solution combustion synthesis: low-temperature processing for p-type Cu: NiO thin films for transparent electronics. *Adv. Mater.*, 2017, **29(34)**: 1701599–1–8.
- [18] HERRIN T S. The thermal stability of the  $\beta$ -Ni(OH) $_2$ -NiOOH system. *Thermochimica Acta*, 1989, **137**: 247–253.
- [19] SHAN F K, LIU A, ZHU H H, *et al.* High-mobility p-type NiO $_x$  thin-film transistors processed at low temperatures with Al $_2$ O $_3$  high- $k$  dielectric. *J. Mater. Chem. C*, 2016, **4(40)**: 9438–9444.
- [20] CHEN Y Y, SUN Y J, DAI X S, *et al.* Tunable electrical properties of NiO thin films and p-type thin-film transistors. *Thin Solid Films*, 2015, **592**: 195–199.
- [21] LIN T D, LI X L, JANG J. High performance p-type NiO $_x$  thin-film transistor by Sn doping. *Appl. Phys. Lett.*, 2016, **108(23)**: 233503–1–5.