

•信号与信息处理•

基于EMIF接口的图像处理系统设计

雷选华¹, 闫森², 马治国¹, 孔小健¹

(1. 海军工程大学, 湖北 武汉 430033; 2. 武汉理工大学, 湖北 武汉 430070)

摘要: 设计一种以DSP为核心, FPGA协助数据采集、传输的图像处理平台。DSP运行复杂图像处理算法, 通过EMIF接口和FPGA进行高速数据传输。FPGA对EMIF接口进行扩展, 将图像传感器、SDRAM存储器、USB接口等统一到EMIF接口, 提高系统的集成度和灵活性, 实现DSP与FPGA、外设之间数据准确、高效、可靠的传输。实验表明, 该系统满足实时性设计需求, 易于扩展和升级, 具备较强的通用性。

关键词: EMIF; FPGA; 时序; DMA操作

中图分类号: TP391.41

文献标识码: A

文章编号: 1673-1255(2014)-03-0030-04

Design of Image Processing System Based on EMIF Interface

LEI Xuan-hua¹, YAN Sen², MA Zhi-guo¹, KONG Xiao-jian¹

(1. Naval University of Engineering, Wuhan 430033, China; 2. Wuhan University of Technology, Wuhan 430070, China)

Abstract: An image processing platform with digital signal processor (DSP) as a key part and field-programmable gate array (FPGA) as an auxiliary part for data acquisition and transmission is designed. Complex image processing algorithms are operated in DSP and data are transmitted at high speed via external memory interface (EMIF) and FPGA. EMIF is expanded to integrate image sensors, synchronous dynamic random access memory (SDRAM) and USB interface with EMIF so as to enhance the integration and flexibility of the system. And accuracy, high efficient and reliable data transmission between DSP and FPGA as well as external equipments is realized. Experiments show that the real time design requirements are met and the system has higher universality and easy to be expanded and upgraded.

Key words: external memory interface (EMIF); field-programmable gate array (FPGA); timing sequence; direct memory access (DMA) operation

数字图像处理技术已广泛应用于军事、监控、安防、生物医疗、电信等领域, 其特点是处理数据量巨大。为了保证系统实时性, 图像处理系统必须具有高速的处理能力及较大的传输带宽。DSP由于其快速的运算能力及高效的数字处理性能, 在图像处理方面显示出越来越大的优越性而被广泛应用。但DSP在外设接口功能较为单一, 不能满足接口多样性的需求, 而FPGA可充分发挥灵活、高效、可编程等特点, 扩展DSP单一接口。因此, DSP+FPGA的通

用图像处理平台是未来的趋势^[1]。

1 图像处理系统工作原理

图像处理以DSP为核心, 主要完成图像特征数据的运算。DSP程序存储、运行于片上的ROM和RAM。由于DSP器件只有EMIF接口, 而图像传感器为数字视频并行接口, 需桥接转换。一帧图像的数据远大于DSP片上RAM存储深度, 因此, 外围需

扩展SDRAM存储器,满足多帧图像存储需求。同时DSP向计算机传输图像数据和特征数据,系统需扩展USB接口。系统的框架如图1所示。




图1 系统结构示意图

DSP首先通过EMIF接口向FPGA发送控制命令,启动图像数据采集。图像传感器通过DVP接口向FPGA发送数据。FPGA通过接口转换,将数据存储到SDRAM,采集完成后,FPGA自动停止,并将采集完成标识符置为有效。DSP读取数据进行算法运算,通过USB接口传送数据给计算机或其他显示装置。

根据实际需求,设计出采用FPGA^[2]扩展EMIF^[3]接口方式,延伸DSP^[4]接口功能。一方面充分利用EMIF接口数据带宽,提高数据传输速度;另一方面,利用FPGA的逻辑单元,实现DSP通过EMIF接口对图像传感器、SDRAM^[5]存储器、USB芯片^[6]等无缝控制,提高系统整体性能,经过功能仿真及实际系统测试,实现了DSP与FPGA及外设之间通过EMIF总线接口高速并行通信,满足图像处理方面应用要求。

2 接口设计

2.1 EMIF简介

EMIF(外部存储器接口)是TI DSP器件上的常用接口,EMIF可实现DSP与不同类型存储器(SRAM、Flash RAM、DDR-RAM等)连接。

EMIF的主要特点有:

- (1)8 bit、16 bit或者32 bit数据总线宽度;
- (2)两个内存地址空间;
- (3)128 KB存储空间大小;
- (4)可编程的时序时间,包括建立时间、保持时间、选通时间、总线反转时间;
- (5)可编程的等待时间,用于与慢速外设之间通信;
- (6)可同步操作。

EMI接口在时钟作用下可进行同步操作,接口信号主要有:EM_CS、EM_A、EM_D、EM_R/W、EM_WE、

EM_WAIT、EM_OE,其中EM_CS为地址空间片选信号,EM_A为地址总线,EM_D为数据总线,双向,EM_R/W为读写选择信号,EM_WE为写使能信号,EM_WAIT为等待信号,输入,EM_OE为输出使能信号,EM_CLK为时钟信号。在文中,EMIF与FPGA相连,从而使FPGA作为一个高速数据传输存储器。

2.1.1 EMIF写时序

DSP发出对FPGA异步写操作。当写操作不能在一个访问周期内完成时,FPGA会有效EM_WAIT信号,DSP会进行多个周期的等待操作,直到完成整个申请。

EMIF写操作分为建立、选通、等待和保持时间四部分(如图2)。在建立时间开始时,EM_CS片选信号拉低,EM_R/W信号为低表示写操作,同时地址线EM_A给出写操作地址,数据线EM_D给出需要写入FPGA的数据。选通时间开始时,EM_WE信号拉低。保持时间开始时EM_WE信号拉高,并在保持时间结束后,EM_CS信号与EM_R/W信号拉高。在整个写操作周期中EM_OE信号始终为高电平。




图2 EMIF接口写操作时序图

2.1.2 EMIF读时序

类似于写操作,EMIF读时序如图3所示。读操作在建立时间开始时,EM_CS片选信号拉低,同时地址线EM_A给出所读取数据的地址。选通时间开始时,EM_OE信号拉低,同时FPGA在EM_D信号线上传输数据,DSP将在选通时间的最后一个时钟处对数据采样。保持时间中EM_OE信号将拉高,此时FP-




图3 EMIF接口读操作时序图

GA 驱动数据线为高阻状态,并在保持时间结束后, DSP 将 EM_CS 信号拉高。在整个周期中 EM_WE、EM_R/W 信号始终为高电平。

2.2 EMIF 逻辑设计与扩展

DSP 与 FPGA 之间的数据通信采用 EMIF 接口,数据通过接口由 DSP 传送到 FPGA 以及由 FPGA 传回至 DSP。FPGA 主要由三个模块完成:数据与地址解析模块、DMA 控制器、扩展接口模块。系统内部实现方案如图 4 所示。




图 4 FPGA 逻辑设计图

2.2.1 数据与地址解析模块

模块主要完成地址译码和数据传输功能,根据 DSP 主控器传递过来的地址信号和片选信号,选择不同功能模块工作。同时根据读写信号,接收数据或者往 DSP 发送数据。

2.2.2 DMA 控制器

接收 DSP 通过 EMIF 接口发过来的控制命令,完成图像传感器寄存器的初始化,接收传感器通过 DVP 接口发送的图像数据。DMA 控制器^[7]首先将图像数据存储于 FPGA 内部 FIFO,然后设置 SDRAM 初始地址,自动完成地址增减,将 FIFO(先进先出存储器)内部的图像数据转存到 SDRAM,完成 DVP 接口到 SDRAM 接口的时序转化。同时根据相应的命令,通过 USB 接口^[8]将数据传送到计算机

2.2.3 扩展接口模块

完成 EMIF 接口和 SDRAM、DVP、USB 接口时序转化。DSP 通过扩展接口模块,完成 SDRAM 的读写

操作,并将图像数据和特征数据通过 USB 接口传送到计算机。

2.3 功能仿真、调试与实现

FPGA 解析模块主要实现的功能是与 DSP 模块的 EMIF 进行通信,DSP 端按照图 2、图 3 所示的时序发送和读取数据,在 FPGA 端则通过程序的编写来实现 EMIF 接口并收发数据。在 ModelSim 环境下^[9]进行功能仿真,DSP 先往地址 0x1 写入数据 0x55AA, FPGA 内部寄存器保存数据,当 DSP 读取地址 1 的数据时,FPGA 将 0x55AA 回送到数据线,仿真结果如图 5 所示。




图 5 功能仿真图

程序基于 Verilog 语言^[10]编写: DSP 读取数据的三态控制如下所示:

```
assign emif_ram_data_oe = (~emif_ram_cs_n) &
(emif_ram_we_n) & (~emif_ram_oe_n) & (emif_ram_rd_wrn);
assign emif_ram_data = emif_ram_data_oe ? emif_ram_q :
{16{1'bZ}};
```

整个代码通过 FPGA 内嵌的 SignalTapII 工具对接口信号的时序进行分析,并在实际系统进行测试,通信长时间内没有误码。结果表明,满足 EMIF 接口设计要求,实际波形如图 6 所示。




图 6 SignalTapII 波形图

3 图像采集与分析

DSP 软件设计采用 TI 公司 CCS^[11]作为开发平台,在 CCS 中完成软件的编写、编译、代码调试、性能测试和项目管理等设计工作。并通过 CCS 提供的一系列库函数,完成快速 FFT 算法等应用程序。

FPGA 采用 Altera 公司的 QuartusII 软件^[12]和硬件描述语言 verilog,进行逻辑设计和开发。DSP 通过 EMIF 接口和 FPGA 进行数据交互,并通过 USB 接

口和计算机通信。计算机发送控制命令给DSP, DSP通过EMIF接口启动FPGA内嵌的DMA控制器。DMA自动完成图像采集与存储,完成平均算法,并通知DSP控制过程结束。DSP读取图像原始数据,进行算法处理,并根据命令,向计算机传输图像或者特征数据。

系统通过FPGA同时存储多帧图像,利用FPGA进行简单的平均算法处理,提高待测信号信噪比。DSP实现每帧1600×1200像素点的复杂运算能力,并可根据计算机命令控制,传输原始图像或者特征数据、告警信息等。

4 结 论

数字图像处理系统采用EMIF接口实现DSP与FPGA的通信,详细介绍了EMIF时序、FPGA逻辑设计、接口扩展等功能。通过FPGA内嵌的SignalTapII工具对时序进行验证。通过实际系统测试检验了基于EMIF接口的图像处理系统设计的正确性及有效性。

参考文献

[1] 孙浩.基于DSP和FPGA的通用图像处理平台设计[J].

电子工程设计,2009,6:41-43.

- [2] Altera Corporation, CycloneIII Device Handbook 2012, 1: 8.
- [3] Texas Instruments. TMS320C672x DSP External Memory Interface (EMIF) User's Guide, 2007, 4.
- [4] Texas Instruments. Floating-point digital signal processors datasheet, 2007.
- [5] Micron Technology. SDR SDRAM MT48LC16M8A2 Specifications, 2001.
- [6] Cypress Corporation. EZ-USB FX2LP USB Microcontroller High-Speed USB Peripheral Controller, 2013, 7.
- [7] 吴秀清.微型计算机原理与接口技术[M].北京:中国科学技术出版社,1999:435-449.
- [8] 周立功.USB 2.0与OTG规范及开发指南[M].北京:航空航天大学出版社,2004.
- [9] 于斌.MODELSIM电子系统分析及仿真[M].北京:电子工业出版社,2011.
- [10] Samir Palnitkar, Verilog HDL数字设计与综合[M].夏宇闻,等译.2版.北京:电子工业出版社,2007.
- [11] 德州仪器.TI DSP集成化开发环境(CCS)使用手册[M].北京:清华大学出版社,2005.
- [12] 王诚.Alterta FPGA/CPLD设计基础篇[M].北京:人民邮电出版社,2005:75-116.

《光电技术应用》期刊网站简介

《光电技术应用》期刊网站的网址为: <http://www.gdjsyy.com>。网站设有:期刊介绍、资质荣誉、编委会、版权声明、征稿简则、征订启事、联系方式等栏目。通过上述栏目,作者与读者可对期刊的基本情况和编辑部工作有进一步的了解。

为方便作者投稿,网站设立了期刊的投稿指南及论文格式模板。投稿指南从文章的题名、摘要、引言、结语、参考文献等几个部分提出对所投稿件(文章)的要求、编写方法、应注意的问题等,供作者参考。论文格式模板以本刊一篇已发表的文章为例,对刊载文章的体例、格式及部分基本要求进行了较为详细的说明(采用红色说明文字),以节省文章编辑修改时间,提高录用的时效。

为使读者及时了解期刊已发表文章的最新信息,网站增设了在线期刊查询与阅读浏览栏目,可为读者提供《光电技术应用》期刊2009、2010、2011、2012、2013全年已发表文章题目、作者等信息的查询及文章摘要的阅读浏览。

《光电技术应用》期刊的电子邮箱地址为: nloe@vip.163.com,热诚欢迎广大作者投稿。