**文章编号:**1005-5630(2014)05-0403-06

# 基于 FPGA 的 9/7 小波变换算法实现

# 王 雨,马军山,王 华

(上海理工大学光电信息及计算机工程学院,上海 200093)

摘要:提出了一种基于现场可编程门阵列(FPGA)的高速 9/7 二维离散小波变换(2-D DWT)设计。在实现一维离散小波变换(1-D DWT)时采用多级流水线技术,并使用了改进的提升算法。同时,使用正则符号编码(CSD 编码)和优化的移位加法操作实现乘法器,使其便于通过硬件实现,且加快了处理速度。在进行二维离散小波变换时采用改进的基于行的结构,只需完成 3 行行变换即可开始列变换,减少了系统资源的占用。设计通过 MATLAB 与 ModelSim 联合仿真,可以稳定运行在 60 MHz 时钟频率下,完全能够满足高速图像实时处理的要求。 关键词:离散小波变换(DWT);提升算法;现场可编程门阵列(FPGA) 中图分类号:TN 919.81 文献标志码:A doi: 10.3969/j.issn.1005-5630.2014.05.007

# FPGA implementation of 9/7 wavelet transform algorithm

WANG Yu, MA Junshan, WANG Hua (School of Optical-Electrical and Computer Engineering, University of Shanghai for Science and Technology, Shanghai 200093, China)

Abstract: In this paper, an FPGA-based high-speed 9/7 discrete wavelet transform design was presented. To make it easy for the hardware implementation, and accelerate the processing speed, the multi-stage pipeline technique is adopted in the realization of the one-dimensional discrete wavelet transform. And modified lifting scheme is used. At the same time, a CSD coding-based and optimized shift-add operations are adopted to implement multiplier. To reduce the occupation of system resources, a line-based architecture is applied to realize 2-D DWT. Only 3 rows of row transform results can start the column transform. This design has been verified by simulation of MATLAB and ModelSim, and can run at 60 MHz clock frequency, meeting the request for real-time processing of high-speed image.

Key words: discrete wavelet transform(DWT); lifting scheme; field-programmable gate array(FPGA)

# 引 言

小波变换具有多分辨率分析特性和良好的时频特性,因而广泛应用于图像编码、模式识别、视频处理 等领域<sup>[1]</sup>。在实时的图像处理系统中,由于离散小波变换(DWT)需要的运算量较大,软件实现有时无法 满足实时性要求,这使得人们对 DWT 的硬件实现产生了极大的兴趣。近年来,许多作者对硬件实现 DWT 进行了研究。文献[2]中提出了一种基于提升算法的直接映射结构。该结构简单明了,易于硬件实 现,但关键路径延迟较高。文献[3]中提出了一种 Mesh 结构,可以行列变换同时进行,从而达到较高的处

**收稿日期:** 2014-04-13

作者简介:王 雨(1990-),男,硕士研究生,主要从事图像处理方面的研究。E-mail:tiancwyu@qq.com

通讯作者:马军山(1967-),男,教授,主要从事生物医学光学及图像处理方面的研究。E-mail:junshanma@163.com

## 理速度,但需要消耗较多的硬件资源。

本文采用模块化设计思想,在1-D DWT 中使用改进的提升算法和多极流水线设计以提高系统运行 速度,在2-D DWT 中使用基于行的结构,以减少缓存器的使用。现场可编程门阵列(FPGA)具有设计周 期短,灵活性好,集成程度高,处理速度快等特点<sup>[4]</sup>,被广泛应用在数字信号处理领域。因此,本文基于 Altera 公司的 FPGA 芯片进行设计,并用 Quartus II、ModelSim 等软件进行综合、仿真。

## 1 基于提升算法的离散小波变换

## 1.1 提升算法的基本原理

基于提升算法的离散小波变换结构如图 1 所示,通常由一个分裂环节、一个预测环节和一个更新环 节构成。从图 1 中还可看出,提升变换和提升反变换 的结构对称、运算符号相反,因此提升变换可以实现完 全重构,是一种可逆变换。

9/7小波的提升步骤:首先,将输入序列  $x_i$ 分裂成 奇偶两个部分  $s_i^0$ 和  $d_i^0$ ( $i=0,1,2,\cdots$ )

$$d_i^0 = x_{2i+1} \tag{1}$$

$$s_i^0 = x_{2i} \tag{2}$$

之后,两分裂序列各自进行提升步骤,得到输出 s<sup>n</sup>, d<sup>n</sup> (n=1,2)



Fig. 1 The lifting wavelet transform and inverse transform diagram

 $d_i^1 = d_i^0 - \alpha \times (s_i^0 + s_{i+1}^0)$ (3)

$$s_i^1 = s_i^0 + \beta \times (d_{i-1}^1 + d_i^1)$$
(4)

 $d_i^2 = d_i^1 - \gamma \times (s_i^1 + s_{i+1}^1)$ (5)

$$s_i^2 = s_i^1 + \delta \times (d_{i-1}^2 + d_i^2)$$
(6)

最后,通过归一化因子 k,可以得到低通及高通小波系数 s<sub>i</sub>、d<sub>i</sub>

$$d_i = -k \times d_i^2 \tag{7}$$

$$s_i = 1/k \times s_i^2 \tag{8}$$

#### 1.2 改进提升算法

在流水线设计方法中,关键路径在两个寄存器之间的传播延迟中占主导地位。为了减少该延迟,使 系统可以运行在更高的频率之下,提出了一种针对 DWT 的快速流水线结构<sup>[5]</sup>。

由于在直接映射的硬件结构中,传播延迟主要存在于预测和更新步骤,本文将式(3)代入式(4)之中, 将预测和更新合并成一个表达式。由此,可以使得流水线中的每一级只有一次加法或乘法。

#### 第一次提升步骤公式可以写成:

$$s_{i}^{1} = s_{i}^{0} + \beta \times (d_{i-1}^{1} + d_{i}^{1}) = s_{i}^{0} + \beta \times \{ [d_{i-1}^{0} - \alpha \times (s_{i-1}^{0} + s_{i}^{0})] + [d_{i}^{0} - \alpha \times (s_{i}^{0} + s_{i+1}^{0})] \} = s_{i}^{0} + (\beta \times d_{i-1}^{0} - \beta \alpha \times s_{i-1}^{0} - \beta \alpha \times s_{i}^{0}) + (\beta \times d_{i}^{0} - \beta \alpha \times s_{i}^{0} - \beta \alpha \times s_{i+1}^{0}) = s_{i}^{0} + (\beta d_{i-1}^{1}) + (\beta d_{i}^{1})$$
(9)

在式(9)中,第一次提升步骤的低通信号 s<sup>2</sup> 可以直接得到,而高通信号 d<sup>2</sup> 则乘以了一个因子 β。然后,将 式(5)代入式(6),作为第二次提升步骤。其表达式如下:

$$s_{i}^{2} = s_{i}^{1} + \delta \times (d_{i-1}^{2} + d_{i}^{2}) = s_{i}^{1} + \delta \times \{ [d_{i-1}^{1} - \gamma \times (s_{i-1}^{1} + s_{i}^{1})] + [d_{i}^{1} - \gamma \times (s_{i}^{1} + s_{i+1}^{1})] \} =$$

$$s_{i}^{1} + \frac{\delta}{\beta} \times \{ [\beta d_{i-1}^{1} - \beta \gamma \times (s_{i-1}^{1} + s_{i}^{1})] + [\beta d_{i}^{1} - \beta \gamma \times (s_{i}^{1} + s_{i+1}^{1})] \} =$$

$$s_{i}^{1} + \left( \frac{\delta}{\beta} \times \beta d_{i-1}^{1} - \delta \gamma \times s_{i-1}^{1} - \delta \gamma \times s_{i}^{1} \right) + \left( \frac{\delta}{\beta} \times \beta d_{i}^{1} - \delta \gamma \times s_{i}^{1} - \delta \gamma \times s_{i+1}^{1} \right) =$$

$$s_{i}^{1} + (\delta d_{i-1}^{2}) + (\delta d_{i}^{2})$$

$$(10)$$

最后,归一化步骤可以表示为:

....

$$d_i = -k/\delta \times d_i^2 \tag{11}$$

$$s_i = 1/k \times s_i^2 \tag{12}$$

依据修改后的提升算法,提升算法的 6 个 9/7 滤波器系数为  $\beta$ , $\beta\alpha$ , $\delta/\beta$ , $\delta\gamma$ , $-k/\delta$ ,1/k。由于原始的滤 波器系数都是无理数,计算复杂,文献[6]提出了一组新的滤波器系数:

$$(\alpha,\beta,\gamma,\delta,k) = \left(-\frac{3}{2},-\frac{1}{16},\frac{4}{5},\frac{15}{32},\frac{4}{5}\sqrt{2}\right)$$

这组系数只需要很少的浮点数计算, 极大地方便了硬件实现。将其运用于本 文设计之中,如表1所示。

表 1 DWT 系数				
Tab. 1DWT coefficient				
系数	系数值	二进制补码	CSD 编码	
β	-0.062 5	1111.1111	$-2^{-4}$	
βα	0.093 75	0000.00011	$2^{-3} - 2^{-5}$	
$\delta/eta$	-7.5	1111.1	$-2^3 + 2^{-1}$	
δγ	0.375	0000.011	$2^{-1} - 2^{-3}$	
$-k/\delta$	-2.41359	1101.10010111	$-2^{1}-2^{-1}+2^{-3}-2^{-5}-2^{-8}$	

0000.11100010

 $2^{-3} + 2^{-7}$ 

## 2 基于 FPGA 的 9/7 小波变换的实现

本设计使用 Verilog HDL 语言实现, 其系统结构如图 2 所示,其流程图如图 3 所示。



1/k

0.883 88

图 2 系统结构图 Fig. 2 The system structure diagram

#### 2.1 地址产生模块

地址产生模块的主要作用是对原始图像进 行边界延扩。在用提升方法进行 DWT 时,是要 求输入信号无限长的,但图像都是有边界的,也 就是说图像信号是有限的,因此,就需要解决边 界问题。本文选用对称延扩法,以信号端点为对 称轴,进行边界延扩。以一组 8 点数据 x(0)、 x(1), x(2), x(3), x(4), x(5), x(6), x(7) 为例,在最后一个高频系数 x(7) 右边界延扩倒数第二 个数据 x(6);在低频小波系数 x(0) 左边延扩第 三、二个数据 x(2)、x(1), 使序列变成 x(2)、



Fig. 3 The system flow chart

x(1),x(0),x(1),x(2),x(3),x(4),x(5),x(6),x(7),x(6)。在地址产生模块中,就是按如上顺序产生 地址。

#### 2.2 行变换模块

行变换模块即对图像的每一行分别进行 DWT 变换,即1-D DWT。DWT 变换有两次提升变换,因为 两次提升变换计算公式相似,本文对第一次提升变换进行研究。通过改进后的计算公式,第一次提升变 换的数据流图如图4所示。根据该数据流图,本文构建了新的流水线结构,如图5所示。每级流水线通过 虚线相隔,并将此定义为一个处理单元,其中包含了2个乘法器和4个加法器。一个完整的9/7小波变换 结构包含两个处理单元。此外,需要2个额外的乘法器完成归一化步骤。

从图 5 中可以看出,关键路径中两个寄存器之间只有 1 个乘法器或加法器,和传统直接映射结构的 2 个加法器加 1 个乘法器相比大为减少,因此可以工作在更高的时钟频率下。



根据图 5,可利用 Verilog HDL 语言编写行变换模块,其关键代码如下所示:

	R4 <= R2 + R3;
begin	Z11<=Z10;
$R0[11:0] \le \{d[11], d[11], d[11], d[11], d[11], d[11], d[10:4]\};$	R5 <= R3 + R4;
$R1[11:0] \le s - (s[11], s[11], s[11], s[10:2]);$	Z12<=Z11;
R2 <= -R0;	R7<=R5;
$R3[11:0] <= \{R1[11], R1[11], R1[11], R1[11], R1[10:3]\};$	R6 <= R5 + Z12;
Z10<=s;	•••••

在行变换模块中,使用到了乘法器,而由于传统乘法器消耗硬件资源多,且耗时较长,因此,可以改用 移位加法来实现常数乘法。同时,采用正则符号编码(CSD编码)来表示滤波器的系数<sup>[7]</sup>,可以减少移位 加法器的数量。各滤波器系数的 CSD 编码如表 1 所示。

如图 6 所示,以系数  $\beta \alpha$  为例说明 CSD 编码实现乘 法操作的方式。图 6(a)为系数  $\beta \alpha$  的 CSD 编码的直接 表示,其中》表示左移;为了减少硬件资源的消耗,可 以对表达式中具有相似次数的乘积相进行组合相加, 如  $2^{-3}-2^{-5}$ 可以由  $x\gg3-x\gg5$  改写成( $x\gg1-x\gg3$ ) 》2。同时,可以引入流水线结构,以增加系统吞吐量, 改进结构如图 6(b)所示。



图 6 CSD 乘法器结构图 Fig. 6 The CSD multiplier structure diagram

#### 2.3 列变换模块

因为图像都是二维的,所以在完成行变换后,还需要对图像的每一列进行 DWT 变换,即 2-D DWT。 目前,主要实现方法有两种:可分离与不可分离结构。可分离结构是指重复使用 1-D DWT 以实现 2-D DWT;不可分离结构是指将图像分成几个子图像,对各个子图像同时进行行列 DWT 变换,但这种方法大 为增加硬件消耗。本文选择第一种方法。对于可分离结构,最常见的是先进行行变换,待行变换完成后 再进行列变换,这样做的好处是实现简单,但需要大量额外存储空间对行变换结果进行缓存。同时,因为 行变换完成后才开始列变换,这会使系统产生延迟。因此,本文使用基于行的结构,即在行变换的同时进行 列变换。因为得到一组 DWT 输出需要 9 个输入数 据,所以在得到 9 行行变换结果后,才可以进行列变 换。本文提出了一种改进方案,如图 7 所示,只需要完 成 3 行行变换,即可开始列变换,从而极大地减少了存 储器的消耗与系统的延迟。

如图 7 所示,列变换模块的具体步骤为:在 T2 时 刻,读取缓存器 1 中的计算上一组数据时得到的寄存 器 r3 中的值。在 T3 时刻,将寄存器 r3 中的值存入缓 存器 1 中以供下一组数据使用。在 T5 时刻,读取缓存 器 2 中的计算上一组数据时得到的寄存器 r9 中的值。 在 T6 时刻,将寄存器 r9 中的值存入到缓存器 2 中,同 时,读取缓存器 3 中计算上一组数据时得到的寄存器 r11 中的值。在 T7 时刻,即可得到最终输出 s<sup>2</sup>, δd<sup>2</sup> 了;同时将寄存器 r11 中的值存入缓存器 3 中。本文 中使用了 3 个缓存器,可以通过 FPGA 上的 FIFO 来 实现。



## 3 系统仿真与验证

本文采用 ModelSim 和 MATLAB 联合仿真进行 验证,先编写 testbench 读取数据,并在 ModelSim 中 仿直,最后将仿直结果送入 MATLAB 进行图像重构。

Fig. 7 The column transform data organization

仿真,最后将仿真结果送入 MATLAB 进行图像重构。其中,行变换模块的仿真波形如图 8 所示。图中 ZHIA 为输入数据,q 为行变换结果。q 经过 25 h 的潜伏期后开始输出有效值,将其与直接使用式(9)、式(10)计算输入数据所得结果进行比较,可发现两者相同。这表明了设计的正确性。



图 8 仿真波形图 Fig. 8 Simulation waveforms

在 MATLAB 中将列变换模块处理后的数据进行 重构,所得结果如图 9 所示。从图 9(b)中可以看出,左 上角低频分量包含了图像的主要信息,而右上角、左下 角、右下角的高频水平、垂直、对角线分量则包含了原 图在水平、垂直和对角线部分的边缘信息。

经过试验,本设计可以稳定运行在 60 MHz 下,对 800×600 的图像来说,处理速度为 125 帧/s,完全可以 达到高速图像处理的要求。本设计使用的 LEs 数为 745,这对于当今拥有几千至上万 LEs 的 FPGA 来说, 所消耗的资源是很少的。





(a) 原始图像 (a) The original image (b) 小波变换后图像(b) Wavelet transform of image

图 9 试验结果 Fig. 9 The test results

第5期

## 4 结 论

本文设计了一种新的基于 FPGA 的高速 9/7 提升小波变换结构,通过使用流水线结构,改进提升算法,使用 CSD 乘法器,满足了系统高速运行的要求。在二维小波变换中,采用改进的基于行的变换方法,减少了存储空间的消耗及系统延迟。

# 参考文献:

- [1] 孔德照,沈学举,林 超,等.基于分数小波变换的双随机相位光学图像加密技术[J].光学仪器,2013,35(4):17-21.
- [2] SILVA S V, BAMPI S. Area and throughput trade-offs in the design of pipelined discrete wavelet transform architectures [J]. *IEEE Design*, *Automation and Test in Europe*, 2005, 3: 32-37.
- [3] 朱斌杰,杜慧敏,杨晓强,等. 二维 9/7 小波变换 VLSI 设计[J]. 电子设计工程,2009,17(2):11-16.
- [4] 韩 建,何学兰,魏运峰.基于 FPGA 的 FIR 数字滤波器算法的改进及仿真[J]. 光学仪器, 2013, 35(5):56-59.
- [5] WU B. F. LIN C. F. A rescheduling and fast pipeline VLSI architecture for lifting-based discrete wavelet transform[C]. Proceedings of the 2003 International Symposium on Circuits and Systems, 2003, 2:732-735.
- [6] 钟广军,成礼智,陈火旺.基于提升方法的简单 9/7 小波滤波器[J]. 计算机工程与科学,2003,25(1):35-55.
- [7] 熊承义,田金文,柳 建. 基于 CSD 编码的高速乘法器 IP 设计[J]. 计算机工程与应用,2003(31):38-40.

#### (上接第 402 页)

各信道输出光谱的影响,并对光谱图进行了分析。研究发现,信道波导与微环间距为 66.16 nm 时,交叉 耦合系数最小。交叉耦合系数对从 Add 端口输入的光影响很大,并由仿真解验证了数值解的正确性。

### 参考文献:

- [1] TANG X M, FU C P, YANG Z, *et al.* Research on erbium-doped fiber amplifier array for next-generation ROADM[J]. *Optical Communication Technology*, 2013, 37(10): 30-33.
- [2] XU Z G, LI Y, ZHANG H Y, *et al.* Study on the reconfigurable multi-channel optical add/drop multiplexer[J]. *Acta Photonica Sinica*, 2004, 33(9):1085-1089.
- [3] DOTAN I E, SCHEUER J. Fano resonances in vertically and horizontally coupled micro-resonators [J]. *Optics Communications*, 2012,285(16):3475-3482.
- [4] LU Y, FU X Y, CHU D P, *et al.* Fano resonance and spectral compression in a ring resonator drop filter with feedback[J]. *Optics Communications*, 2011, 284(1); 476-479.
- [5] ZHANG J, ZHANG Y D, WAMG J F, et al. Light transfer characteristic in microspheric resonators [J]. Photonics and Nanostructures-Fundamentals and Applications, 2012, 10(2):196-206.
- [6] LI G B,LONG W H,JIA K M, et al. Study of silicon-on-glass waveguides[J]. Optical Instruments, 2005, 27(6): 53-57.
- [7] LE Z C, LI R, HU J H, et al. Vertical nano-microring resonators with enhanced tolerance to fabrication misalignments[J]. Acta Optica Sinica, 2011, 31(12), 123001.
- [8] MA C S, LIU S Y. Theory of optical waveguide mode[M]. Changchun: Jilin University Press, 2006; 335-382.
- [9] BO Z Y, XU J F, BAI J, et al. A new FDTD subdomains-synthesized method for the efficiency promoting of simulation[J]. Optical Instruments, 2006, 28(6): 38-42
- [10] TSENG C W, TSAI C W, LIN K C, *et al*. Study of coupling loss on strongly-coupled, ultra compact microring resonators [J]. *Optics Express*, 2013, 21(6), 7250-7257.