文章编号:1001-9014(2021)03-0308-06

碲镉汞大面阵红外探测器模块结构应力的有限元 分析

张伟婷1,2, 陈 星1, 叶振华1*

(1. 中国科学院上海技术物理研究所 红外成像材料与器件重点实验室,上海 200083;2. 中国科学院大学,北京 100049)

摘要:借助有限元软件分析了原始探测器模块和加入Kovar平衡层探测器模块的应力分布情况,模拟结果表明,增加Kovar平衡层后,探测器HgCdTe外延层上的热应力有所减小,而探测器芯片表面中心位置处的形变量明显减小。 在不改变平衡层材料前提下,当平衡层厚度为0.2 mm、0.5 mm、1 mm、1.5 mm和2 mm时,HgCdTe芯片的最大应力 随平衡层厚度的增加呈现先大幅度减小后小幅度增加的趋势,在厚度取1 mm时探测器芯片的最大热应力值最低。 通过增加Kovar平衡层可有效改善大面阵红外探测器芯片的热应力水平。 关键 词:碲镉汞;有限元分析;结构应力;可靠性

中图分类号:TN214

Stress in HgCdTe large infrared focal plane array detector analyzed with finite element analysis

文献标识码:A

ZHANG Wei-Ting^{1,2}, CHEN Xing¹, YE Zhen-Hua^{1*}

(1. Key Laboratory of Infrared Imaging Materials and Devices, Shanghai Institute of Technical Physics, Chinese Academy of Sciences, Shanghai 200083, China;

2. University of Chinese Academy of Sciences, Beijing 100049, China)

Abstract: Finite element analysis software was used to analyze the stress distribution of the original detector module and the detector module adding Kovar equilibrium layer. The simulation results showed that the thermal stress of the detector HgCdTe epitaxial layer decreased to some extent after adding the equilibrium layer, while the low-temperature warpage variable at the center of the detector chip surface decreased significantly. Without changing the material of the equilibrium layer, when the thickness of the equilibrium layer is 0.2 mm, 0.5 mm, 1 mm, 1.5 mm and 2 mm, the maximum stress on the HgCdTe chip first decreases greatly and then increases slightly with the increase of the thickness of the equilibrium layer. When the value of thickness is 1 mm, the maximum thermal stress on the detector chip is the lowest. Thermal stress level of large infrared detector chip can be improved by adding Kovar equilibrium layer. **Key words**: HgCdTe, finite element analysis, structural stress, reliability

引言

碲镉汞(HgCdTe)红外探测器的工作温度通常 在80K及以下,整个组件由不同的材料组成。在结 构上,一个基本的探测器模块是由探测器芯片、硅 读出电路、铟柱互连区、宝石基板等构成,但是由于

基金项目:国家自然科学基金(61705247)

/05247)

Foundation items: Supported by the National Natural Science Foundation of China (61705247)

作者简介(Biography):张伟婷(1994-),女,安徽蚌埠人,博士研究生,主要从事碲镉汞大面阵红外探测器可靠性的研究.E-mail: zwt19940921@163.com

不同的材料具有不同的热膨胀系数,这就导致了在 室温和工作温度间变化时必然在模块上产生一定 程度的热应力和低温形变^[1-4]。热应力会引起红外 探测器的光电性能退化、功能材料裂片等失效问 题,而随着焦平面阵列规模的增大,试验变得更加

Received date: 2020- 06- 09, Revised date: 2021- 02- 28

收稿日期:2020-06-09,修回日期:2021-02-28

^{*}通讯作者(Corresponding author): E-mail: zhye@mail. sitp. ac. cn

复杂并且成本高、周期长、热应力效应更加严重,其 可靠性受到严重的影响,因此大面阵红外探测器组 件热应力问题值得研究^[5-8]。

碲镉汞红外焦平面探测器主要由探测器芯片、 硅读出电路和宝石基板三部分组成,探测器光敏元 阵列芯片与硅读出电路以直接倒焊的方式形成焦 平面芯片,将互连好的焦平面模块用低温环氧胶粘 接于宝石基板,通过宝石基板的金属引线实现电学 引出^[9-11]。本文基于砷化镓(GaAs)基 HgCdTe 探测 器芯片\硅读出电路\宝石基板三层结构之上,在宝 石基板和硅读出电路之间引入一层可伐(Kovar)平 衡层,即从上到下依次为:GaAs基 HgCdTe 探测器芯 片\硅读出电路\Kovar 平衡层\宝石基板。

借助有限元分析对不加Kovar平衡层的原始探测器模块和加入Kovar平衡层的探测器模块进行仿 真和对比,并提出优化方法,对探测器结构的可靠 性设计给出了一定的指导作用。

1 模型建立与参数选择

1.1 探测器模型

不加平衡层的原始红外焦平面探测器模块结构的示意图如图1所示,主要包括三个部分:红外探测器芯片、读出电路和宝石基板,其中位于结构的最顶端是红外探测器芯片,它是用来接收入射的红外辐射并将该信号转变为电信号输出的器件。而探测器芯片的下方则是硅读出电路,两者通过铟柱互连,用以读取探测器芯片上每个光敏元的电信号,再通过放大处理之后再时序输出。宝石基板在最底部,它具有为读出电路和红外探测器芯片提供电学连接、机械支撑和输出端的功能。

加入平衡层的探测器模块结构如图2剖面图所示,除了上述的三层结构,在宝石基板和硅读出电



图1 探测器三维结构示意图

Fig. 1 Three-dimensional structure diagram of the detector

路之间加入Kovar平衡层。原始探测器模块和加入 Kovar平衡层探测器模块的探测器芯片、硅读出电 路和宝石基板的大小保持一致,平衡层厚度设置为 1mm,其所有尺寸参数如下表1所示。



图2 加入Kovar平衡层的探测器剖面结构图

Fig. 2 Detector profile with Kovar equilibrium layer

表1 尺寸参数

Table 1 Material dimension parameters

结构名称	长	宽	厚
GaAs衬底	36. 8 mm	36. 8 mm	0.65 mm
HgCdTe	36. 8 mm	36. 8 mm	0.01 mm
硅读出电路	40. 3 mm	39.1 mm	0.48 mm
Kovar平衡层	40. 3 mm	39.1 mm	1 mm
宝石基板	43 mm	45. 2 mm	0. 33 mm

1.2 热失配计算的理论模型

对于具有多层结构的材料系统来说,当温度发 生变化时,材料间的热膨胀系数不同将导致其产生 向上凸(或者向下凹)的宏观上的热失配形变(如图 3所示)。假设第1、*i*和*n*层的材料厚度分别为*t_i、t_i* 和*t_n*,材料的长度均是*l*。



图3 多层材料结构体系

根据纯弯曲理论,可以推导出中间层曲率半径 R、中间层至第一层材料底面距离y。分别为:

$$R = \frac{\left(\sum E_i t_i y_i\right)^2 - \left(\sum E_i I_i\right) \left(\sum E_i t_i\right)}{\left(\sum E_i t_i y_i\right) \left(\sum E_i t_i \alpha_i \Delta T\right) - \left(\sum E_i t_i\right) \left(\sum E_i t_i y_i \alpha_i \Delta T\right)}, \quad (1)$$

Fig. 3 Multi-layer material structure system



图4 多层材料体系弯曲形变

Fig. 4 Warpage deformation of multi-layer material system

$$y_{c} = \frac{\left(\sum E_{i}I_{i}\right)\left(\sum E_{i}t_{i}\alpha_{i}\Delta T\right) - \left(\sum E_{i}t_{i}y_{i}\right)\left(\sum E_{i}t_{i}\alpha_{i}\Delta T\right)}{\left(\sum E_{i}t_{i}y_{i}\right)\left(\sum E_{i}t_{i}\alpha_{i}\Delta T\right) - \left(\sum E_{i}t_{i}\right)\left(\sum E_{i}t_{i}y_{i}\alpha_{i}\Delta T\right)},$$
(2)

式(1)、(2)中,第i层材料单位长度惯性矩是 $I_i = t_i^{3}/(12 + y_i^2 t_i;$ 第1层材料底面至第i层材料中心之 间距离是 y_i (如图4所示);第i层材料热膨胀系数、 弹性模量分别是 α_i 、 $E_i;$ ΔT 为结构上温度变化。第1 层材料底面曲率半径为:

$$\mathbf{r} = \mathbf{R} - y_{e} = \frac{\left(\Sigma E_{i}t_{i}y_{i}\right)\left(\Sigma E_{i}t_{i}y_{i} + \Sigma E_{i}t_{i}y_{i}\alpha_{i}\Delta T\right) - \left(\Sigma E_{i}I_{i}\right)\left(\Sigma E_{i}t_{i} + \Sigma E_{i}t_{i}\alpha_{i}\Delta T\right)}{\left(\Sigma E_{i}t_{i}y_{i}\right)\left(\Sigma E_{i}t_{i}\alpha_{i}\Delta T\right) - \left(\Sigma E_{i}t_{i}\right)\left(\Sigma E_{i}t_{i}y_{i}\alpha_{i}\Delta T\right)}$$
(3)

多层结构长度*l*、总厚度均比*R*、r要小得多,实际上 因温度变化而导致的弯曲变形远不如图4所示的明 显,可以近似得出弯曲形变*d*与曲率半径r之间关系 如下:

d = r
$$\left[1 - \sqrt{1 - (l/2r)^2}\right]$$
 . (4)

1.3 有限元模型建立与参数选择

在建立探测器有限元结构模型时,宝石基板上 金属引线的影响忽略不计,在进行有限元计算时, 假定每层材料均为弹性并且各向同性,材料的热膨 胀系数以及弹性模量取80~300 K温度范围内的平 均值,且不随温度改变,具体参数见表2。由于砷化 镓衬底和硅读出电路的厚度相对于探测器芯片上 碲镉汞外延层厚度大很多,因此在该层网格采用梯 度划分的方法,设置碲镉汞外延层网格尺寸为0.5 mm,如图5所示的模型是有限元网格划分的结果。 模块的底面边界始终与冷平台接触,并且具有支撑 的作用,在Z方向上不产生任何位移,因此在模型的 底面四个顶点处施加零位移约束。温度激励载荷 的初始点为300 K即常温,对应于零应力状态,结束 温度为77 K,并且采用斜坡加载的方式。



图5 模块网格划分

Fig. 5 Finite element mesh of module

表 2 材料参数 Table 2 Material properties

材料名称	泊松比	平均弹性模	平均线膨胀系
		量/GPa	数/ppm/K
砷化镓	0.31	90	4. 55
硅	0.28	130	1.15
宝石基板	0.25	390	3.15
碲镉汞	0.3	60	4.62
可伐	0.3	200	6.5

2 模拟结果分析与讨论

2.1 不加 Kovar 平衡层的原始探测器热失配情况

在 80 K 低温环境下, 不加 Kovar 平衡层的原始 GaAs 基探测器的形变和热应力见图 6(a)、(b)。由 于 GaAs 衬底探测器芯片的热膨胀系数与其下方的 硅读出电路、宝石基板相比来说要大, 在 80 K 的环 境下探测器整体则会产生一个由中间向下凹陷的 形变, 且中心处最大形变量约为45 μm, 探测器中心 大部分的热应力水平较高, 导致极易出现物理断裂 问题。因此需要对该结构进行优化改进, 为此采用 在硅读出电路和宝石基板中间加一层平衡层的方 法。本文中平衡层使用 Kovar 合金。在硅读出电路 底部加入一层热膨胀系数较高的平衡层, 用它对硅 读出电路进行压缩使之与探测器芯片收缩相一致, 以此来提高探测器的温度循环能力。

2.2 加入Kovar平衡层的探测器热失配情况

当Kovar平衡层的厚度为1mm时,探测器在低 温环境下的热失配形变图如图7(a)、(b)所示。探 测器芯片包含两种材料层(如图8所示):GaAs衬 底、HgCdTe外延层(其厚度约为10μm)。光敏元区





图 6 不加 Kovar 平衡层时 (a) 探测器芯片低温形变; (b) 热应力(Z轴方向向下为正方向)

Fig. 6 Without Kovar equilibrium layer (a) thermal deformation in low temperature, (b) thermal stress (z-axis downward is positive direction)

域位于HgCdTe外延层,当此区域具有比较大的热应力时,将会受到严重影响的便是探测器的性能, 而且由于衬底本身的机械强度不高,芯片比较容易 断裂,可能使得整个模块失效,因此需要对探测器 芯片上的热应力水平以及探测器芯片表面的形变 进行重点研究。

需要对加Kovar平衡层的探测器与不加Kovar 平衡层的探测器HgCdTe外延层热应力和探测器芯 片表面中心位置处的形变仿真结果进行比较(如图 9(a)、(b)),取HgCdTe外延层厚度方向上的一半 (也即5µm)处热应力值为外延层中的热应力。从 图9(a)可以看出加Kovar平衡层后热应力有所减小 并且热应力的值几乎接近零,尤其是可以明显改善 探测器芯片边界所存在的应力极大的现象。从图9 (b)可以看出,不加Kovar平衡层时,探测器芯片表 面呈现出由中间向下凹陷的形变,形变值约为45 µm;加入Kovar平衡层时,由于Kovar的热膨胀系数 较高,对硅读出电路具有压缩作用,使得探测器芯 片与硅读出电路的收缩相一致,最终可以降低





图 7 加 Kovar 平衡层时 (a) 探测器芯片低温形变; (b) 热应 力(Z轴方向向下为正方向)

Fig. 7 With Kovar equilibrium layer (a) thermal deformation in low temperature; (b) thermal stress (z-axis downward is positive direction)



图8 探测器芯片材料层构成

Fig. 8 Material layers composition of detector chip

HgCdTe芯片上的热应力水平以及减小探测器芯片 表面的形变量大小。

2.3 Kovar 平衡层厚度对探测器热应力的影响

上述所讨论的 Kovar 平衡层厚度为1 mm,以此 为基准,模拟 Kovar 平衡层厚度分别为0.2 mm、0.5 mm、1.5 mm以及2 mm时探测器中热应力水平和探 测器芯片表面形变的大小情况(不加平衡层时的厚 度为0)。如图 10(a)、(b)所示,当Kovar 平衡层厚度 从0增厚到1 mm时,探测器中最大热应力由 130



图 9 加 Kovar 平衡层和不加 Kovar 平衡层 (a) 探测器 HgCdTe外延层热应力, (b) 探测器芯片表面中心位置处的低 温形变情况

Fig. 9 Comparison between adding Kovar equilibrium layer and not adding Kovar equilibrium layer (a) epilayer thermal stress of HgCdTe detector, (b) low temperature deformation of the centerline of detector chip surface

MPa左右减小到10 MPa左右,探测器芯片表面形变 从38 μm左右先降低到2 μm左右再增加到5 μm左 右。当Kovar平衡层厚度从1 mm增加到2 mm时, 探测器中的最大热应力缓慢上升但始终没有初始 状态的热应力水平高,探测器芯片的表面形变缓慢 减小,总体变化不明显,但均比初始状态的形变量 小。这说明增加Kovar平衡层可以有效改善探测器 中热应力的水平,虽然Kovar平衡层厚度的变化,探 测器中热应力水平和形变大小也随之改变,总体来 说两者都远远小于不加平衡层时的状态。当Kovar 平衡层厚度取值为1 mm时探测器芯片上的最大热 应力值最低,这是由于随着Kovar平衡层厚度的增 加,其对硅读出电路的压缩作用逐渐增强,增加到1 mm时的压缩作用最强,HgCdTe芯片上的热应力由 受张应力变为压应力,随后再增加平衡层厚度便会 使得压应力占主导作用,从而使得探测器芯片的最 大热应力开始增加。



图 10 探测器芯片上 (a) 最大热应力值随 Kovar 平衡层厚度 变化的曲线; (b) 形变随 Kovar 平衡层厚度变化的曲线 Fig. 10 On the detector chip (a) the curve of maximum thermal stress changing with thickness of Kovar equilibrium layer; (b) the curve of the deformation changing with the thickness of Kovar equilibrium layer

3 结论

通过建立原始探测器模块和加入Kovar平衡层 的探测器模块的有限元结构分析模型计算得到了 这两种情况下在低温条件下热失配情况,加入 Kovar平衡层后,探测器HgCdTe外延层上的热应力 稍有减小,而探测器芯片表面中心位置处的低温形 变量明显减小,并且几乎为零。在不改变平衡层材 料的前提下,HgCdTe芯片上的最大应力随着平衡层 的厚度的增加呈现先大幅度减小后小幅度增加的 趋势,在厚度取1mm时探测器芯片上的最大热应力 值最低,因此,通过增加Kovar平衡层可以有效改善 探测器中的热应力和低温形变,并且选择合适的平 衡层厚度可以达到结构优化的目的,对探测器结构 的可靠性设计具有实用性指导价值。

References

- [1] LIU Ming, WANG Cong, ZHOU Li-Qing. Development of small pixel HgCdTe infrared detectors [J]. Chin. Phys. B, 2019, 28(3):17-25
- [2] Rogalski A. Recent progress in infrared detector technologies
 [J]. Infrared Physics & Technology, 2011, 54 (3): 136-154
- [3] LI Yan-Jin, HE-Li, YANG Jian-Rong, et al. Study on thermal mismatch stress of HgCdTe infrared focal plane array[J]. J. Infrared Millim. Waves(李言谨,何力,杨建荣, 等.碲镉汞红外焦平面器件热失配应力研究.红外与毫 米波学报),2008, 27(6):410-412.
- [4] GONG Hai-Mei, ZHANG Ya-Ni, ZHU San-Gen, et al. Study of reliable packaging for IRFPA detector[J]. J. Infrared Millim. Waves(龚海梅,张亚妮,朱三根,等.红外焦平 面可靠性封装技术.红外与毫米波学报),2009,28(2): 85-89.
- [5] Kwak, Jae. Strain behaviors of solder bump with underfill for flip chip package under thermal loading condition [J].

Journal of Mechanical Science and Technology, 2014, 28 (12):4899-4906.

- [6] LIU Jia-Kai. Thermal stress analysis on multilayer structure of MEMS[J]. Electronic Components and Materials(刘 加凯.MEMS多层结构的热应力分析. 电子元件与材 料), 2015, 34(9):71-74
- [7] MENG Qing-Duan, LV Yan-Qiu, LU Zheng-Xiong, et al. Stress in InSb infrared focal plane array detector analyzed with ANSYS[J]. J. Infrared Millim. Waves (孟庆端,吕衍 秋,鲁正雄,等. InSb 红外焦平面探测器结构应力的 AN-SYS分析. 红外与毫米波学报),2010, 29(6):431-434.
- [8] Jadin M S, Taib S. Recent progress in diagnosing the reliability of electrical equipment by using infrared thermography [J]. Infrared Physics & Technology, 2012, 55 (4): 236-245.
- [9] CAI Xia, CHEN Liu, ZHANG Qun, et al. Thermal fatigue failure analysis of SnPb solder joint in flip-chip assemblies [J]. Chinese Journal of semiconductors(彩霞,陈柳,张群, 等.倒扣芯片连接焊点的热疲劳失效.半导体学报), 2002, 23(6):661-666.
- [10] LIAO Jun. Research on stress analysis and modification of micro-electronics device [D]. University of Electronics Science and Technology of China(廖俊.微电子器件中的 应力分析及改善方法研究.电子科技大学), 2013.
- [11] Lai Y.- S, Chen C.-H, Chiu T.-C. Analysis of fatigue delamination growth in flip-chip package [J]. Acta Mechanica, 2014, 225(10):2761-2773.