采用红外快速热退火的晶体管 TED 效应与 沟道尺寸的关系研究

任梦远,陈 霏

(天津大学 微电子学院, 天津 300072)

摘 要: 硼的瞬间增强扩散 (transient enhanced diffusion, TED) 导致 MOS 晶体管出现反短沟道效应, 阈值电压异常升高,严重影响器件性能和良品率,不同的器件尺寸,阈值电压增量不同,为探究沟道内 杂质离子分布情况和器件尺寸对 TED 效应的影响,在 40 nm CMOS 工艺平台下,对调阈值注入、低掺 杂漏极 (LDD) 离子注入和碳离子协同注入工艺进行参数调整实验,测量不同工艺参数、不同尺寸的晶 体管阈值电压,采用 TCAD 工具仿真沟道内硼离子和间隙原子的浓度分布。实验结果表明:沟道长度 逐渐缩小,阈值电压先上升,在 0.55 μm 处达到最高后迅速下降,上升速率随着沟道宽度的减小而降 低。当沟道长度不变时,阈值电压随沟道宽度一直下降,且下降得越来越快。间隙硅原子由 LDD 离子 注入引入并向沟道扩散,而硼离子聚集在 LDD-沟道边界位置,但是在 LDD 和沟道形成的角落会向浅 沟槽隔离 (STI) 区域泄漏,聚集和泄漏作用共同控制沟道内硼离子的浓度分布。TED 效应导致的阈值 电压漂移是受器件尺寸调控的,另外,高能量的碳协同注入结合红外快速热退火技术可以有效地抑制 TED 效应。

关键词:瞬间增强扩散; 阈值电压; 离子注入; 沟道尺寸; 间隙硅原子; 红外快速热退火 中图分类号: TN386.1 文献标志码: A **DOI**: 10.3788/IRLA20200306

Channel size-dependent TED effect in MOSFETs with infrared rapid thermal anneal

Ren Mengyuan, Chen Fei

(School of Microelectronics, Tianjin University, Tianjin 300072, China)

Abstract: Boron transient enhanced diffusion (TED) causes reverse short channel effect, and threshold voltage (V_t) increases abnormally, which seriously affects the device performance and yield. The V_t increment is different with different channel size. To investigate channel impurity distribution and the influence of channel size on TED, V_t adjustment ion-implantation, LDD ion-implantation and carbon co-implantation experiments were performed on 40 nm CMOS process, measuring V_t with different channel size and process, and using TCAD tools for process simulation. Experiments results show that V_t rises first with channel length decreasing and then drops sharply after reaching the maximum at 0.55 µm. The V_t -L curve slope decreases when channel width decreases. V_t decreases with channel width and it is decreasing faster and faster when channel length is constant. The interstitial Si atoms are injected by LDD ion-implantation and diffuse into channel, while boron pile up at the LDD-channel boundary. However, boron leak into the shallow trench isolation (STI) area at the corner formed by LDD and channel. Both

作者简介:任梦远,男,硕士生,主要从事 MOS 晶体管沟道内离子扩散方面的研究。

收稿日期:2020-12-10; 修订日期:2021-01-15

导师简介:陈霏,男,副教授,博士,主要从事半导体器件、太赫兹探测器、智能助听器等方面的研究。

pile-up and leakage control boron concentration distribution in channel. The V_t shift induced by boron TED is channel size-dependent, and high energy carbon co-implantation and infrared rapid thermal anneal can suppress TED effect effectively.

Key words: transient enhanced diffusion; threshold voltage; ion-implantation; channel size; interstitial Si; infrared rapid thermal anneal

0 引 言

在 MOS 晶体管中,掺杂物的扩散始终是影响器 件性能的重要因素,在离子注入工艺完成后的退火工 艺过程中,硅中的掺杂物原子在高温作用下向周围 扩散,导致硅掺杂与预期出现偏差,这就导致晶体 管的性能发生变化^[1]。瞬间增强扩散 (transient enhanced Diffusion, TED) 是较小的杂质离子(比如,硼、 磷等)在高温过程中通过间隙原子或空穴的帮助发生 的快速的离子扩散运动[2]。这种增强扩散是在短时间 内发生的,并在一定时间后达到饱和状态,离子的扩 散距离很大,杂质离子分布状况发生很大改变,影响 器件性能^[3]。1973年, Hofker^[4]等人首次报道了硅中 硼离子的 TED 现象, 硼离子的最大扩散距离超过了 200 nm, 而普通的离子热扩散距离是 3~5 nm。经过 各国学者多年的研究, TED 效应的原理和机制已经 解释清楚,也提出了很多抑制方法,包括快速热退火 (RTA) 技术^[5]、引入陷阱层^[6]、沟道后注入^[7]、oxygeninserted silicon 技术^[8]等。随着器件尺寸进入亚微米 领域, TED 效应导致的离子再分配问题无法忽略, 严 重影响了晶体管性能,文中深入研究了沟道中硼离子 TED 效应导致的阈值电压漂移与沟道尺寸的关系,通 过离子注入实验和 TCAD 仿真解释探究沟道内离子 分布情况。

1 瞬间增强扩散

1.1 扩散机制

硅中掺杂杂质的热扩散分为直接扩散和间接扩 散两种机制,其中直接扩散所需要的激活能很高,发 生概率很低,间接扩散是由点缺陷引起的替位原子的 热扩散,几种扩散表达式如下:

$$A_{\rm s} + V \Leftrightarrow AV \tag{1}$$

$$A_{\rm s} + I \Leftrightarrow AI \tag{2}$$

$$A_{\rm s} \Leftrightarrow A_I + V \tag{3}$$

$$A_{\rm s} + I \Leftrightarrow A_I \tag{4}$$

式中:A表示掺杂原子:V表示空穴:I表示间隙原子: A。表示替位原子; A1表示处于晶格间隙的掺杂原子。 公式(1)和(2)是一般情况下硅中掺杂原子的扩散方 式, 替位原子与空穴或间隙原子结合, 仍然处于晶格 位置。公式(3)称为 Frank-Turnbull 机制,一个替位原 子在高温下运动到晶格间隙,产生一对间隙杂质原子 和空穴。公式 (4) 称为"kick-out"机制^[9], 在间隙硅原 子的作用下,晶格位置的替位原子运动到晶格间隙成 为间隙杂质原子,而间隙硅原子占据晶格位置。 "kick-out"机制是硅中掺杂离子发生 TED 的机制。硼 和磷都会发生 TED 效应, 但硼的扩散速度比磷要 快^[10],所以相比于 PMOS,沟道掺杂杂质为硼的 NMOS 晶体管表现出更明显的 TED 效应, 图 1 是 NMOS 和 PMOS 晶体管阈值电压 Vi 随沟道长度 L 变化的曲线, NMOS 晶体管曲线存在拱起,反短沟道效应^[11](RSCE) 十分明显。





Fig.1 Comparison diagram of V_t -L curve of NMOS and PMOS transistor

间隙硅原子通常是由离子注入^[12]和硅晶体表面 氧化^[13]过程产生的,氧化过程引入的间隙原子相比离 子注入要少得多。离子注入工艺会造成晶体损伤,产 生很多缺陷,需要采用退火工艺来修复损伤,但是也 会形成新的二次缺陷。{311}缺陷与 TED 效应具有紧 密联系, {311}缺陷是一种特殊的间隙原子型缺陷, 间 隙原子团簇捕获间隙原子形成<110>间隙原子链, 沿 着<233>方向排列, 并延伸生长最终形成稳定的{311} 缺陷^[14], 只有当掺杂杂质注入剂量大于 5×10¹³ cm⁻² 时, 才会形成{311}缺陷。在 800 ℃以上高温的退火 过程中, {311}缺陷分解释放出大量的间隙原子, 这些 间隙原子帮助沟道内的硼离子进行增强扩散。退火 温度也会影响 TED 效应, 当温度超过 1 000 ℃时, 由 于退火的活化能(约为 5 eV)高于扩散的活化能(3~ 4 eV), 退火过程比扩散过程快一些^[15], TED 效应减 弱。800 ℃ 是硅中硼离子的 TED 效应最严重的温 度, 饱和时间约为 1 h。

1.2 碳的抑制作用

在晶体管中引入碳陷阱层是抑制 TED 效应的有效方法,碳陷阱层可以吸收过剩的间隙原子,避免其帮助杂质原子扩散^[16]。间隙原子通过"kick-out"机制取代晶格位置的碳原子,而处于晶格间隙可移动的碳原子与替位碳原子形成不可移动的碳原子团,捕获间隙原子和形成原子团的两步反应式如下^[17-18]:

$$I + C_s \Leftrightarrow C_I \tag{5}$$

$$C_{\rm s} + C_I \Leftrightarrow (C_{\rm s} C_I) \tag{6}$$

式中: C_s 为处于晶格位置的碳原子; C₁ 为处于晶格间 隙的碳原子; (C_sC₁) 为不可移动的碳原子团,并且碳 原子团会变得更大。碳陷阱层通常采用预非晶化掺 杂、LDD 协同注入的方式形成,需要高浓度的注入剂 量保证充分吸收间隙原子。在抑制 TED 的同时,还 可以有效抑制隧道效应,减少离子注入的射程末端 EOR (End-of-Range, EOR)缺陷。

2 实 验

文中测试所用的晶体管采用 40 nm CMOS 工艺, 在 300 nm <100>晶圆上制造,隔离工艺是浅沟槽隔 离 (shallow trench isolation, STI)。在器件制造完成后, 进行晶片允收测试 (wafer acceptance test, WAT),收集 晶体管电性能参数,包括阈值电压 V_t 、饱和漏电流 I_{dsat} 、衬底电流 I_{sub} 等,主要对阈值电压的漂移问 题进行详细研究。阈值电压的测试方法如图 2 所示, 其中, V_{DD} =1.8 V,衬底电压 V_b 和源极电压 V_s 为0 V,



图 2 阈值电压测试方法示意图 Fig.2 Schematic diagram of V_t measurement method

栅极电压 V_g 从 0 开始扫描直到 1.1×V_{DD}, 实时测量漏 电流 I_d, 当 I_d=0.1 μA ×(W/L) 时, 栅极电压即为阈值 电压。

器件内的杂质离子分布情况十分复杂,因为注入 的离子种类多样,注入条件也各不相同,通常 CMOS 工艺中 MOS 晶体管各部分形成顺序是: STI-沟道-多 晶硅栅-源/漏-金属层,图 3 是现代 NMOS 晶体管结 构及前段工艺示意图,离子注入工艺顺序是: P 阱离 子注入-沟道离子注入-调阈值注入-低掺杂漏极 (LDD) 离子注入-LDD 碳协同注入-源/漏离子注入。





按照顺序依次进行实验,改变离子注入能量和剂 量,对比晶体管阈值电压曲线。现代 CMOS 工艺采 用 LDD 结构,在沟道中靠近漏极的附近设置一个低 掺杂的漏区,克服热载流子效应,也属于漏极的一部 分。因为硼 TED 发生在离子注入射程末端,主要影 响沟道表面的硼离子分布,所以对调阈值注入、LDD 离子注入和 LDD 碳协同注入进行分批实验,再对高 温炉退火和红外快速热退火工艺进行对比实验。采 用 Sentaurus TCAD 工具进行工艺仿真,并将实际生产 中的器件 WAT 参数作为反馈输入到模型中,使模型 更加精确。 第5期

3 结果与分析

3.1 离子注入实验

测量相同工艺条件下不同尺寸的晶体管阈值电 压,以沟道长度 L 为横坐标,阈值电压为纵坐标绘制 曲线,如图 4 所示,对调阈值离子注入能量和剂量进 行调整,"En、En+"表示注入能量逐渐增强,"D-、D、 D+"表示注入剂量逐渐增加,"跳过"表示取消这一道 离子注入工艺。图中纵坐标的阈值电压值都经过归 一化处理。沟道长度分别为10 μm、0.55 μm、0.27 μm 和 0.24 μm,沟道宽度为10 μm。曲线拱起程度代表 TED 影响的强弱。调阈值注入的离子是硼,能量和剂 量的改变是曲线整体偏移,斜率变化很小,表明硼的 TED 效应没有受到影响。注入能量提高,注入深度会 增大,表面杂质浓度变低,阈值电压也就降低。注入 剂量提升,阈值电压也随之上升。由于 NMOS 晶体 管沟道形成需要多道硼离子注入工艺,硼离子浓度比 较高,TED 效应达到饱和^[19]。

LDD 离子注入分为两步:磷离子注入和砷离子注







入,先注入磷离子后注入砷离子,砷离子注入能量比 较低,在硅衬底表面形成浅结。图 5 是 LDD 两道离 子注入的实验结果,图(a)和(b)分别是磷离子注入能 量和剂量实验,图(c)和(d)分别是砷离子注入能量和 剂量实验。沟道长度分别为 10 μm、0.55 μm、0.27 μm 和 0.24 µm, 沟道宽度为 10 µm。砷离子注入能量和剂 量的改变对阈值电压没有影响,因为砷掺杂区域被磷 离子掺杂区域包围,对沟道几乎没有影响。而磷离子 注入条件的改变对阈值电压的影响主要体现在短沟 道区域,能量和剂量越高,阈值电压越低。高温下, LDD 会向沟道区域扩展,磷离子浓度的改变导致 LDD 向沟道扩展程度的改变^[20],有效沟道长度(L-ΔL)发 生变化,当沟道长度L比较大时,ΔL远小于L,可以忽 略,只有在沟道比较短时, ΔL 不可忽略, 短沟道效应 导致阈值电压下降。磷离子注入能量越高,剂量越 大,LDD 向沟道扩展越多,有效沟道长度越小,阈值 电压越低。LDD 磷离子注入条件改变对沟道内硼的 增强扩散基本没有影响。

图 6 是 LDD 碳离子协同注入实验结果,其中,图(a) 和(b)分别是注入能量和剂量的实验曲线图。沟道长 度分别为 10 μm、0.55 μm、0.27 μm、0.24 μm,沟道宽 度为 10 μm。注入能量对硼 TED 的影响比较明显,能 量越高,曲线的拱起程度越低,TED 效应受到抑制。 形成碳陷阱层需要高剂量的碳离子注入,在 10¹⁴ cm⁻² 以上,调整幅度较小的情况下,剂量改变产生的影响 并不明显。在这六组实验中,曲线的最高点都在沟道 长度约为 0.55 μm 的位置,硼 TED 效应对阈值电压的 影响达到最大, L>0.55 μm, TED 占据主导,阈值电压 一直上升, L<0.55 μm, TED 的影响减弱,阈值电压开 始下降。

器件尺寸对 TED 效应存在一定的调控作用,将 不同沟道长度和宽度的晶体管阈值电压进行对比, 图 7(a) 是不同沟道宽度下的 V_t-L 曲线,随着沟道长度 的减小,阈值电压先上升后下降,沟道宽度越小,阈值 电压越低,并且 L>0.55 µm 区域的曲线斜率也越小, TED 效应的影响变弱。图 7(b) 是不同沟道长度下的 V_t-W 曲线,阈值电压随着沟道变窄一直下降,窄沟道 区域的曲线斜率增大。L=0.495 µm 时,阈值电压最 高,曲线斜率也最大,其次为 L=0.9 µm 的曲线, L= 0.243 µm 的曲线最低,与 V_t-L 曲线相符合。



3.2 红外快速热退火

传统的高温炉退火技术需要 30 min~1 h的时间 才能完成,温度在 1 000 ℃ 以下,扩散过程比退火过 程更快,而且有足够的时间发生增强扩散,沟道中的 硼离子的 TED 效应显著。红外快速热退火技术是单 晶圆工艺,升温速度快,晶圆受热均匀,可以在 10 s 内将晶圆温度由室温提升到 1 000 ℃ 以上,并且可以 精确控制晶圆的温度和晶圆内的温度均匀性。当温 度达到 1 100 ℃ 时可以在 10 s 左右恢复硅的单晶结 构,在 1 000 ℃ 以上退火的活化能高于扩散的活化 能,退火过程比掺杂原子扩散过程快一些,因为退火 时间极短,沟道内的硼离子没有足够的时间完成增强 扩散,所以 TED 效应得到了有效抑制。快速退火系 统采用钨卤素灯来进行加热,利用红外辐射产生密集 的热量,晶圆的温度可以用红外线高温计准确测量。

图 8 是分别采用高温炉退火和红外快速热退火 技术的晶体管阈值电压曲线,其中高温炉退火温度 为 900 ℃,时间为 30 min,红外快速热退火温度为 1 050 ℃,时间为 15 s。代表红外快速热退火的曲线斜 率更低,表示 TED 效应得到有效抑制。



Fig.8 V_t curves with different annealing process

3.3 TCAD 仿真结果

使用集成工艺仿真系统 Sentaurus Process 模拟器 件的制造过程,对每一步工艺进行仿真,包括刻蚀、离 子注入、光刻等,建立模型,然后根据实际生产测试数 据对模型进行校准,得到准确的仿真模型,输出晶体 管从沟道中心到漏端的硼离子和间隙原子浓度分布 曲线。图9是不同碳注入能量下的 TCAD 工艺仿真 结果,图 (a) 是沟道表面硼离子浓度分布曲线,图 (b) 是间隙原子浓度分布曲线。碳离子注入能量越高,硼 离子浓度和间隙原子浓度越低。沟道中心硼离子浓 度最低,在靠近边界的位置浓度陡然升高,在边界处 达到最高,TED导致的硼离子聚集主要发生在沟道 和LDD的边界位置。间隙原子浓度分布表明:硼TED 所需的间隙原子来自于LDD离子注入,间隙原子从 LDD向沟道扩散,越靠近沟道中心,浓度越低,导致 边界处出现硼浓度峰。当沟道长度缩短时,沟道两侧 的硼离子浓度峰靠近,表面平均硼离子浓度升高,阈 值电压也就随之升高,当两侧边界的浓度峰接触时, 硼的聚集效应达到最大,TED 对阈值电压的影响也达 到最大,此时的沟道长度约为 0.55 μm,沟道长度继续 缩短,硼离子浓度也不能再增加,反而由于短沟道效 应,阈值电压开始下降。



Fig.9 TCAD simulation result

3.4 沟道硼离子分布

在沟道长度方向上硼离子聚集的同时,在宽度方向上,因为 TED 效应聚集的硼离子却会向 STI 中扩散^[21], STI 边界硼离子浓度降低。STI 工艺代替局部氧化硅 LOCOS(Local Oxidation of Silicon, LOCOS) 工艺形成有源区之间的隔离,具有更好的隔离性能,而且表面积更小,为集成电路节省面积,现在已经广泛应用于集成电路制造工艺中。但是由于其具有尖锐角落的陡峭沟渠^[22],使得 STI 和源/漏区形成的角落成

为沟道中扩散的杂质离子的聚集地, NMOS 晶体管沟 道中的硼离子因 TED效应聚集在角落并泄漏到 STI 区域, 所以靠近角落的区域硼离子浓度比较高, 角落 处反而很低。图 10 是 NMOS 器件发生 TED 效应后 沟道内的硼离子浓度分布示意图, *x* 轴方向是沟道宽 度方向, *y* 轴方向是沟道长度方向, 颜色越深表示浓度 越高。两侧的浓度峰是 LDD-沟道边界, STI 与 LDD 形成的四个角落和 STI-沟道边界硼浓度最低。



图 10 发生 TED 效应的器件沟道内硼离子浓度分布示意图 Fig.10 Schematic diagram of boron ion concentration distribution in devices with TED

TED 效应聚集了大量的硼离子,加速了 STI 对硼 离子的吸收,沟道宽度比较大时,可以忽略这些被 STI 吸收的硼离子对阈值电压的影响,但当沟道宽度 不断减小,被 STI 吸收的硼离子越来越多,STI 边界硼 离子浓度降低的区域占据沟道的比例上升,根据理想 阶梯状分布模型^[23],阈值电压方程为:

$$V_{\rm th} = V_{\rm fb} + 2\phi_{\rm f} + \gamma_1 \sqrt{\phi_{\rm Si} + V_{\rm sb}} \tag{7}$$

$$\gamma_1 = \frac{\sqrt{2\varepsilon_0 \varepsilon_{\rm Si} q N s}}{C_{ox}} \tag{8}$$

式中: γ_1 为体因子或体效应系数,与制造工艺相关, $V_{\rm fb}$ 为平带电压; $V_{\rm sb}$ 为体偏压; $\phi_{\rm f}$ 和 $\phi_{\rm si}$ 分别为费米势 和硅表面势; $N_{\rm s}$ 为掺杂浓度。 $N_{\rm s}$ 降低,阈值电压也就 不断降低。沟道宽度减小还会导致 LDD 边界硼浓度 峰的降低,TED 效应对阈值电压的影响就会减弱。

4 结 论

TED 效应导致硼离子在沟道-LDD 边界聚集和 在 STI 边界泄漏, 两者同时影响硼离子的浓度分布。 硼离子浓度变化均在沟道边界位置, 所以阈值电压漂 移程度受沟道尺寸的调控, 当沟道长度缩短时, 硼的 聚集效应增强导致阈值电压升高, 在 L=0.55 μm 处达 到最大,而沟道长度继续增大,TED效应不再占据主 导因素。当沟道宽度 W减小时,STI 吸收作用导致阈 值电压下降,TED效应加剧了 STI 对硼离子的吸收。 两者对阈值电压的影响会相互抵消,窄沟道有利于降 低 TED 效应的影响。采用高浓度的碳协同注入和红 外快速热退火技术相结合的工艺可以有效抑制硼的 TED 效应。

参考文献:

- Fujii S, Maru I, Morita S, et al. Experimental study on effects of boron transient enhanced diffusion on channel size dependences of low frequency noise in NMOSFETs[C]//2019 IEEE International Reliability Physics Symposium (IRPS). Monterey: IEEE, 2019: 1-5.
- [2] Eaglesham D J, Stolk P A, Gossmann H J, et al. Implantation and transient B diffusion in Si: The source of the interstitials [J]. *Applied Physics Letters*, 1994, 65(18): 2305-2307.
- [3] Jain S C, Schoenmaker W, Lindsay R, et al. Transient enhanced diffusion of boron in Si [J]. *Journal of Applied Physics*, 2002, 91(11): 8919-8941.
- [4] Hofker W K, Werner H W, Oosthoek D P, et al. Influence of annealing on the concentration profiles of boron implantations in silicon [J]. *Applied Physics A: Materials Science & Processing*, 1973, 2(5): 265-278.
- [5] Yu M, Huang R, Zhang X, et al. Atomistic simulation of RTA annealing for shallow junction formation characterizing both BED and TED[C]//International Conference on Simulation of Semiconductor Processes and Devices. Kobe: IEEE, 2002: 123-126.
- [6] Yoshiki N, Nariaki H, Tsutomu N, et al. Phosphorous transient enhanced diffusion suppression with cluster darbon coimplantation at low temperature[C]//International Workshop on Junction Technology. Shanghai: IEEE, 2012: 109-112.
- [7] Nagai K, Wada T, Sajima K, et al. Suppression of MOSFET reverse short channel effect by channel doping through gate electrode[C]//IEEE International Symposium on Semiconductor Manufacturing. ISSM 2001 Conference Proceedings. San Jose: IEEE, 2001: 175-178.
- [8] Takeuchi H, Mears R J, Stephenson R J, et al. Punch-through stop doping profile control via interstitial trapping by oxygeninsertion silicon channel [J]. *IEEE Journal of the Electron Devices Society*, 2018, 6: 481-486.
- [9] Cowern N, Rafferty C. Enhanced diffusion in silicon processing [J]. *MRS Bulletin*, 2000, 25(6): 39-44.

- [10] Bracht H. Diffusion mechanisms and intrinsic point-defect properties in silicon [J]. *MRS Bulletin*, 2000, 25(6): 22-27.
- [11] Fujii S, Yagi T, Hamada S, et al. Analyzing the effects of boron transient enhanced diffusion on low frequency noise in NMOSFETs[C]//2017 IEEE International Reliability Physics Symposium (IRPS). Monterey: IEEE, 2017: XT-3.1-XT-3.5.
- [12] Lau W S, See K S, Eng C W, et al. Anomalous narrow width effect in NMOS and PMOS surface channel transistors using shallow trench isolation[C]//2005 IEEE Conference on Electron Devices and Solid-State Circuits. Hong Kong: IEEE, 2006: 773-776.
- [13] Connelly D, Burton R, Cody N W, et al. Suppressing oxidationenhanced diffusion of boron in silicon with oxygen-inserted layers [J]. *IEEE Journal of the Electron Devices Society*, 2018, 6: 1173-1178.
- [14] Haynes K, Hu X, Wirth B D, et al. Defect evolution in ultralow energy, high dose helium implants of silicon performed at elevated temperatures [J]. *Journal of Applied Physics*, 2018, 124(16): 165708.1.
- [15] Krugener J, Peibst R, Wolf F A, et al. Electrical and structural analysis of crystal defects after high-temperature rapid thermal annealing of highly boron ion-implanted emitters [J]. *IEEE Journal of Photovoltaics*, 2015, 5(1): 166-173.
- [16] Stolk P A, Gossmann H J, Eaglesham D J, et al. Physical mechanisms of transient enhanced dopant diffusion in ionimplanted silicon [J]. *Journal of Applied Physics*, 1997, 81(9):

6031-6050.

- [17] Ngau J L, Griffin P B, Plummer J D. Modeling the suppression of boron transient enhanced diffusion in silicon by substitutional carbon incorporation [J]. *Journal of Applied Physics*, 2001, 90(4): 1768-1778.
- [18] Song L W, Zhan X D, Benson B W, et al. Bistable interstitialcarbon-substitutional -carbon pair in silicon [J]. *Physical Review B*, 1990, 42(9): 5765-5783.
- [19] Cowern N E B, Janssen K T F, Jos H F F. Transient diffusion of ion-implanted B in Si: dose, time, and matrix dependence of atomic and electrical profiles [J]. *Journal of Applied Physics*, 1991, 68(12): 6191-6198.
- [20] Giles M D. Transient phosphorus diffusion from silicon and argon implantation damage [J]. *Applied Physics Letters*, 1993, 62(16): 1940-1942.
- [21] Ono A, Ueno R, Sakai I. TED control technology for suppression of reverse narrow channel effect in 0.1 µm MOS devices[C]//International Electron Devices Meeting. Washington: IEDM Technical Digest, 1997: 227-230.
- [22] Rafferty C S, Vuong H H, Eshraghi S A, et al. Explanation of reverse short channel effect by defect gradients[C]//Proceedings of IEEE International Electron Devices Meeting. Washington: IEEE, 1993: 311-314.
- [23] Arora N D. Semi-empirical model for the threshold voltage of a double implanted MOSFET and its temperature dependence [J]. *Solid-State Electronics*, 1987, 30(5): 559-569.