

大面阵 InGaAs 基线性 APD 单片激光雷达读出电路

白涛, 陈远金, 戴放, 徐春叶, 刘小淮, 吕江萍, 刘成玉, 李秋利, 沈吉

(华东光电集成器件研究所, 江苏苏州 250100)

摘要: 基于大面阵 InGaAs 基线性背照工作模式 APD 光敏芯片, 采用 SMIC 0.35 μm 3.3 V CMOS 工艺实现了一款单片集成面阵激光雷达读出电路。电路芯片与 APD 光敏芯片的每个像元通过 In 柱互连, 实现电流脉冲的有效传输与接收。仿真和测试表明, 基于可调节共源共栅输入级和自偏置共源放大级的像元级前置放大器实现了等效 5 $\mu\text{A}@2.5$ ns 脉宽的电流检测灵敏度; 在片上 125 MHz 主时钟下, 基于计数型和压控延迟型的二段式像元级 TDC, 通过多相位时钟插值技术实现了 1 ns 的高精度时间分辨率; 采用分时供电的工作模式, 32 \times 32 面阵读出电路芯片功耗节省了 65%。

关键词: 读出电路; 前置放大器; 时间数字转换电路; 激光雷达; APD

中图分类号: TN492 **文献标志码:** A **DOI:** 10.3788/IRLA20190529

ROIC of ladar based on large array InGaAs linear APD

Bai Tao, Chen Yuanjin, Dai Fang, Xu Chunye, Liu Xiaohuai, Lv Jiangping, Liu Chengyu, Li Qiuli, Shen Ji

(East China Institute of Photo-Electronic, Suzhou 250100, China)

Abstract: A large array ROIC was designed by SMIC 0.35 μm 3.3 V CMOS technology for large array InGaAs linear APD which worked on back-illuminated mode. Each pixel of the ROIC and APD was interconnected by indium bump, realizing the effective transmission and reception of current pulse. Simulation and test shows that the equivalent current sensitivity of the pixel preamplifier is 5 $\mu\text{A}@2.5$ ns pulse width by using cascade input stage and self-biased common source amplifier stage. Based on counting TDC and voltage-controlled delay TDC union structure and at 125 MHz master clock on chip, the accuracy of the pixel TDC which uses multiple clock phase interpolating is 1 ns. The power consumption of 32 \times 32 ROIC is reduced by 65% by using time sharing power supply technology.

Key words: ROIC; preamplifier; time digital convertor; ladar; APD

收稿日期:2019-12-01; 修订日期:2020-01-29

基金项目:总装备部十三五预研项目

作者简介:白涛(1982-),男,高级工程师,硕士,主要从事大面阵激光雷达读出电路和运算放大器方面芯片方面的研究。

Email: baitao223@126.com

0 引言

基于线性 APD(Avalanche Photodiode)阵列式三维成像激光雷达能对动态目标进行无失真成像,具有成像速度快、高帧频、高分辨率等优点;同时克服了扫描式体积大和可靠性差的缺点,已成为研究的热点。它能够对被探测目标各点进行同时捕获,最终实现单脉冲构成一幅完整的 3D 图像,因而大大提高了成像速度,非常适合成为实时捕获三维信息的工具,其被广泛用于测距成像、精确跟踪、引信传感、气象测量等,在民用和军事上都具有巨大的应用价值^[1-2]。

阵列 APD 探测器需要配置有大面阵激光雷达读出电路,而当探测器规模达到 32x32 像素规模及其以上时,传统分离器件搭建的读出电路因功耗和体积等因素制约不能满足探测器要求。采用大规模集成电路技术实现大面阵激光雷达读出电路芯片,可以缩小控制系统的体积、减轻重量、降低功耗、提高抗干扰能力、增加可靠性和使用的灵活性等优点,具有重要的意义。目前 APD 面阵探测器主要有基于盖革模式 APD 探测器和基于线性模式 APD 探测器。虽然盖革模式 APD 探测器具有单光子探测能力和极小的像元面积,但是其需要淬灭电路且虚警率较高,因此,后期成像需要较长的统计时间;而基于线性模式 APD 阵列探测器能够快速获得目标的时间信息和强度信息,且没有死区时间,适于在高速探测和多回波探测中使用^[3-4]。受读出电路像元面积、流片工艺中最大曝光区的面积及光学电学串扰等因素的限制,面阵读出电路的各性能指标需要综合考虑。国外的大面阵激光雷达读出电路基于 TSV(Through Silicon Vias)硅通孔工艺来实现芯片的多层堆叠,极大减小了像元面积,进而扩展电路像元规模。此类芯片堆叠工艺国内尚不成熟,且本着全自主可控和全国产化的原则,大面阵激光雷达读出电路采用中芯国际 0.35 μm 3.3 V CMOS 工艺进行工程批流片,在最大光刻曝光区方案分配上,可实现四个 32x32 和一个 64x64 规模激光雷达读出电路。

为了提高探测距离,通常需要压缩激光脉冲宽度来提高激光脉冲峰值;同时,考虑到激光信号行走误差,对于阵列 APD 探测器,激光信号的半峰值宽度一般限制 2~5 ns,这对接收电流脉冲的前置放大器的

带宽提出了较高的要求^[5-6];另一方面,激光发射器的功率不可能无限大,远距离目标的回波强度可能非常微弱,因此,为了达到尽可能远的探测距离,要求前置放大器具有较高的探测灵敏度。读出电路像元级前置放大器的输入级采用可调节共源共栅(Cascode)结构把输入极点推向高频,避免 APD 寄生电容的影响以提高带宽^[7-8];电压放大级采用自偏置共源放大结构进一步提高电压增益,无需额外的偏置电路,降低了功耗,减小像元的面积。

时间数字转换电路(TDC)的精度决定了被探测目标的纵向分辨率。电路像元采用计数型 TDC+压控延迟型 TDC 二段式 TDC 结构,这种模式的组合可以实现量程和精度的兼顾要求。计数型 TDC 采用线性反馈移位寄存器(linear feedback shift register, LFSR)结构,在保证最小面积下获得较大的测距量程;压控延迟型 TDC 通过四相位时钟插值技术,提高了同等主频时钟下的时间分辨率。其中,四相时钟之间的延迟时间的控制电压由延迟锁相(DLL)电路的输出偏压提供。只要保证 125 MHz 片上主时钟稳定,则 TDC 的精度基本不随温度、电源和工艺的变化,且能根据片上主时钟的频率实现延迟时间的自动调节。

读出电路芯片的功耗主要集中在像素阵列,其占据了整个芯片功耗的 90% 以上;而像元前置放大器的功耗占据像元功耗的 75%。为了降低芯片功耗以满足系统指标,对像素阵列中的前置放大器进行分时供电。电路是基于 TOF(Time of Flight)测距原理及首脉冲计数方式,得到被探测目标各点距离信息。当电路处于测距阶段,所有像元前置放大器一直处于工作状态;当测距完成数据锁存后进入数据读出阶段,此时,对给前置放大器供电的多路片上 LDO 进行使能操作,关闭 LDO,进而关闭前置放大器,直到下一个周期 LDO 开始工作。

1 读出电路设计

如图 1 所示,读出电路由外围时序控制及驱动电路、压控延迟偏压电路、片上电源管理和像元阵列四部分组成。其中像元电路主要包含前置放大器和 TDC 及红色的 In 柱焊盘。低压差线性稳压源(LDO)作为电源管理的重要单元,它可以对每个电路单独供电,还可以放置在被供电的电路模块附近。全片上

LDO 消除了片外 LDO 焊盘连接线寄生电感的电压反射对系统的影响并节省相关引脚。电源管理模块给各像元中的前置放大器配置了高精度、低噪声和高电源抑制比的具有使能功能的 LDO 模块。




图 1 读出电路系统框图

Fig.1 System of ROIC

1.1 工作时序

目标反射回来的激光回波通过 APD 转换为电流信号 (IN); 前置放大器将电流 IN 放大并转换为一定幅度的电压信号, 然后经过比较整形, 使其输出电压 STOP 达到数字脉冲程度; TDC 作用是对 STOP 进行时刻鉴别, 确定激光回波的到达时刻, 将虚拟的时间模拟量转换为可以识别的数字编码进行输出。电路工作时序如图 2 所示。




图 2 读出电路工作时序

Fig.2 Working sequence of ROIC

芯片外需给出三个周期信号: RESET 用来定义停止工作, 也表示做好测量准备。START 上升沿表示“开始测量”。它须与 CLK 保持同步, 以保证计数精度。下降沿表示“开始读出”。START 给出一个上升沿, 所有像元的电路开始计数, 至各自像元的 STOP 出现为止。然后 START 给出一个下降沿, 以 DATACLK

的速率读出数据。每个像元由 14 位数据组成, 反映目标回波的距离信息。其中, 前三位小数位, 后 11 位为整数位。

CLK 为芯片外部输入的低频时钟, 通过片上 PLL 倍频至 125 MHz, 做为 TDC 的计时主时钟 G1。电路没有采用传统的通过 PLL 得到的多相位时钟的方式, 因为这会给像素阵列时钟信号版图布局带来困难且较大的高频串扰。电路的所有像元输入时钟均通过 G1 给出, 在每八个像元内部通过高精度的压控延迟单元产生多相位时钟信号 G2、G3 和 G4, 然后统一分配到各像元。为了降低芯片功耗, 对给像元前置放大器供电的多路 LDO 配置了使能控制, 保证 LDO 仅在探测阶段工作, 以实现电路的低功耗。

1.2 压控延迟偏压电路

压控延迟 TDC 主要通过调节偏压来实现延迟单元 (delay) 延迟时间的调整。传统的外部手动调整延迟偏压的方法容易受到电源和温度变化的影响。高精度 TDC 需要采用多相位时钟插值的手段, 如果 delay 的延迟时间出现偏差, 会导致插值不均匀, 即插值占空比不一致, 导致 TDC 精度偏差较大。

图 3 为压控延迟偏压电路。延迟链中经过 n 级 delay 的输出时钟信号与延迟线输入端的时钟信号 CLK1 进行比较, 如果两者相差超出容限范围, 电路将通过改变 delay 的控制电压来调整其延迟时间, 由于这种延迟锁定环路结构中存在压控反馈环路, 只要 CLK1 稳定, 则 DLL 的输出偏压 VBIAS 稳定, VBIAS 给像元阵列内部的 delay 单元提供偏压。




图 3 压控延迟偏压电路

Fig.3 Voltage control delay circuit

1.3 像元级前置放大器

InGaAs 基 APD 光敏芯片阵列为共阴结构, APD 阴极统一在片外加正偏压, 各 APD 像元的阳极通过 In 柱接入电路各像元内部, 电流信号流进电路, 使输入端电压升高, 像元前置放大器如图 4 所示。




图 4 像元级前置放大器

Fig.4 Preamplifier of pixel

电路的电流输入放大级由 R_1 、 R_2 、 M_1 和 M_2 组成。它把 APD 输出的电流转变成电压信号。其中， M_1 和 R_2 构成的负反馈提高了 M_2 源级电压的稳定性，降低了暗电流对放大器直流工作点的影响；同时也降低了 M_2 源级的阻抗，进而把 M_2 源级的极点推向高频，减小 APD 二极管寄生电容对放大器带宽的影响。 M_3 、 R_3 和 M_6 构成自偏置电流源负载，提高输入放大级的输出阻抗，进而提高小信号电压增益。从 M_2 的漏端到地的输出阻抗为：

$$R_{out} \approx \frac{1 + s \times [C_{GS6} + C_{GD6} + C_{GS3}]R_3}{g_{m3} + s \times [C_{GS6} + C_{GD6} + C_{GS3}]} \quad (1)$$

式中： g_{m3} 和 C_{GS3} 分别是 M_3 的跨导和栅源电容； C_{GS6} 和 C_{GD6} 分别是 M_6 的栅源和栅漏电容。由公式 (1) 可知，低频下的 R_{out} 为 $1/g_{m3}$ ，高频下的 R_{out} 为 R_3 。当 $R_3 > 1/g_{m3}$ 时，高频增益大于低频增益。 M_4 、 M_5 、 R_4 和 M_9 构成第一级自偏置电压放大器，放大电流输入放大级输出的电压信号；同理， M_7 、 M_8 、 R_5 和 M_{12} 构成第二级自偏置放大器，进一步放大高频电压信号。 M_7 漏级的电压通过 M_{10} 和 M_{11} ， M_{14} 和 M_{13} 构成的反相器整形，使输出电压 STOP 达到数字脉冲程度，以便后续的数字电路处理。为了得到最小像素单元面积兼顾功耗的要求，输入放大级的电源为 VCC 经 M_0 、 R_0 、 R_{15} 构成的低通滤波得到。

1.4 像元级高精度 TDC

TDC 的设计要兼顾像元面积和功耗，电路中像元级 TDC 采用二段式结构，如图 5 所示。

高段采用 LFSR 结构。对于一个由 11 位 D 触发器组成的 LFSR，当计数主时钟 $G1$ 周期为 8 ns 时，其量程约为 16.376 μ s。对于低段 TDC，选用与压控延迟偏压电路中相同的延迟单元 (delay) 对 $G1$ 依次延迟 45 度，得到时钟 $G2$ 、 $G3$ 和 $G4$ 。通过对上述四相时钟




图 5 像元级 TDC 电路

Fig.5 TDC circuit of pixel

进行适当的逻辑组合，最终得到 1 ns 的 TDC 计时精度。

当控制信号为高，START 为 1 时，进入探测计时状态，D 触发器 1~11 开始计数，直到输入电压信号 VIN 的到来，前置放大器输出电压 STOP 由 0 升高为 1，各 D 触发器 1~11 停止计数，锁存电路分别锁存时钟信号 $G1$ 、 $G2$ 、 $G3$ 和 $G4$ 的相位状态，并经组合逻辑后存储至三个 RS 触发器 12~14 中，此过程实现了时间信息的计量和存储；当控制信号为低时，进入数据读出阶段，各触发器 1~14 做移位寄存器使用，像元回波信号的时间信息在 14 个 CLKREAD 时钟上升沿依次读出。当无光照或电路达不到检测灵敏度时，STOP 恒 0，此时 TDC 测量的值为 START 的宽度；如果 STOP 由 0 置 1 出现在 START 为 0 期间，此结果不应计入。

2 芯片与仿真测试

32×32 规模芯片尺寸 6.4 mm×6.4 mm，64×64 芯片尺寸为 12 mm×12 mm。图 6 为 32×32 规模方案的激光雷达读出电路图、芯片图和像元图。像元面积为




图 6 面阵激光雷达读出电路、芯片和像元图

Fig.6 Picture of the ROIC, the chip and the pixel of the array lidar

150 μm×150 μm, 其中 In 柱焊盘面积为 50 μm×50 μm。

电路各行像元数据并行输出, 同行各列像元数据依次串行输出。在版图布局上, 芯片左侧引脚主要为数字输入端口和模拟偏压端口; 右侧为 32 个并行输出端口; 上侧和下侧为输入电源和地线端口。芯片 ESD 保护电路的电源地线与像元内部放大器的电源地线在版图上分别走线。电路电源和地线的压焊采用临近多个内引线 and 多个封装管脚的方式, 以期降低电源和地的电压反射。

部分测试实验是基于 APD 阵列和面阵读出电路构成的探测器组件实现的。读出电路阵列像元前置放大器最小可检测电流采用等效方法进行估算, 通过激光脉冲峰值能量、激光重复频率、脉宽和 APD 增益等参数确定, 其值约 5 μA。前置放大器的噪声主要由 RGC 输入放大级决定, 图 7 为等效输入噪声电流仿真图。因为积分区间较大, 所以白噪声占据主要成分。通过图 7 可得到输入噪声电流有效值约 200 nA_{rms}, 则在 99.9% 的出现概率下, 噪声电流峰值约 1.32 μA。




图 7 等效输入噪声仿真图

Fig.7 Simulation of equivalent input noise

前置放大器跨阻特性仿真如图 8 所示, 输入放大级输出点 G 的增益为 90 dBΩ@400 MHz, 电压放大输




图 8 跨阻增益仿真图

Fig.8 Simulation of transimpedance gain

出点 A 的增益为 110 dBΩ@400 MHz。对于 5 μA 的输入电流, 前置放大器输入放大级的输出电压为 150 mV, 后续的两级电压放大保证六倍高频增益就可使前置放大器输出 STOP 为数字电压。

选取固定一个像元进行时间分辨率的测试。片上主时钟周期 8 ns, 电路内部的时钟插值对其八等分, 每份代表 1 ns。具体对应关系为 110(0)、010(1)、000(2)、100(3)、101(4)、001(5)、011(6) 和 111(7)。对等效输入脉冲电流为 5 μA 时, 在 t1 时刻和 t1+1 ns 时刻观察 14 位数据流的变化。START 上升沿为激光器发射激光脉冲时刻, t1 为脉冲到达时刻, 1 ns 时间长度在物理上可以通过增加光纤长度的办法传输延迟的增加或者设计一个片内环形振荡器电路, 内部单元选择 delay, 通过环振输出周期进行判别。

如图 9 和 10 所示, 图中深蓝色曲线为测距计时信号 START, 青色曲线为像元数据 DATA, 淡绿色曲线为读出时钟 DATACLK。在 START 下降沿后, DATACLK 上升沿读出 14 位数据即为该像元探测的时间信息。




图 9 在 t1 时刻, 5 μA 输入电流的数据

Fig.9 Data of the 5 μA input current@t1

图 9 和 10 数据分别为 001, 10011 111 110 和 011, 10011 111 110。由两组数据可知, 在输入同样电流下, 数据中整数位不变, 小数位变化了一位, 实验结果表明, TDC 时间分辨率达到 1 ns。11 位整数的数据对应时间长度可以根据 LFSR 的特性查表验证。

在后续的测试中发现, 对同一时刻的等效输入 5 μA 和较大电流, 数据流小数位变化了两位, 此现象反映了前置放大器的有限增益引起的误差; 对于邻近的若干像元, 当能保证等效输入电流值和到达时刻相同




图 10 在 $t+1$ ns 时刻, $5 \mu\text{A}$ 输入电流的数据

Fig.10 Data of the $5 \mu\text{A}$ input current at $t+1$ ns

时,所有数据流相同;读出电路像元最大检测电流约 $300 \mu\text{A}$,因为当像元电流过大时,其临近部分像元区发生误响应,引起该现象的原因可能是光学串扰和像元地线噪声,需进一步实验证实。

3 结 论

读出电路芯片与光敏芯片各像元通过 In 柱互连,降低了因压焊丝的寄生电感在高频时钟下引起的输入端电压反射;电路实现了 $5 \mu\text{A}$ 电流检测灵敏度和 1 ns 的 TDC 的时间分辨率;同传统供电模式相比,基于分时供电的方式下, 32×32 规模读出电路平均功耗降低了 65%。

国内在线性 APD 单片读出电路研究方面以线阵或小面阵为主,配合扫描结构,应用于无人驾驶等领域。因受像元面积和功耗的制约相对较小,前置跨阻放大器的灵敏度可达 $0.5 \mu\text{A}$,带宽 200 MHz ;得益于 TSV 堆叠芯片工艺,国外 128×128 面阵线性 APD 激光雷达电路已经应用,具有较高的检测灵敏度^[7-10]。

与线阵激光雷达读出电路相比,基于大面阵线性 APD 读出电路需要着重考虑片内电源和地线的阻抗和布局。因为当面阵中所有的高增益带宽积的前置放大器同时工作时,像元内部电源和地会出现较大的噪声纹波,易造成放大器的误响应。下一步计划研制 128×128 规模读出电路,提高片内主频至 250 MHz ,同时优化延迟单元的结构,使 TDC 的时间分辨率达到 0.5 ns ;优化电路结构以提高前置放大器的信噪比;通

过 2~3 级的强度判别,辅助修正读出电路的测距精度,以区分同一时刻不同强度电流带来的时间检测误差。致谢:在芯片设计过程中,得到了刘小淮研究员的指导;在芯片测试过程中,得到了李潇同志的大力支持,在此特表示感谢。

参考文献:

- [1] Bu Yuming, Du Xiaoping, Zeng Zhaoyang, et al. Research progress and trend analysis of non-scanning laser 3D imaging radar[J]. *Chinese Optics*, 2018, 11(5): 23-25. (in Chinese)
- [2] Li Xiao, Shi Zhu, Dai Qian, et al. 64×64 InGaAs/InP 3D imaging laser focal plane detector[J]. *Infrared and Laser Engineering*, 2018, 47(8): 0806004. (in Chinese)
- [3] Deng S, Gordon D, Morrison A P. A Geiger-mode APD photon counting system with adjustable dead-time and interchangeable detector [J]. *IEEE Photonics Technology Letters*, 2016, 28(1): 99-102.
- [4] Chao -I Chen, Roger Stettner. Drogue tracking using 3D flash lidar for autonomous aerial refueling[C]//SPIE, 2011, 8037: 80370Q.
- [5] Ilya Poberezhskiy, Andrew Johnson, Daniel Chang, et al. Flash lidar performance testing: configuration and results[C]//SPIE, 2012, 8379: 837905.
- [6] Roger Stettner, Howard Bailey. Large format time-of-flight focal plane detector development[C]//SPIE, 2005, 5791: 288-292.
- [7] Zheng H, Ma R, Zhu Z. A linear and wide dynamic range transimpedance amplifier with adaptive gain control technique [J]. *Analog Integrated Circuits and Signal Processing*, 2016, 90(1): 1-10.
- [8] Perenzoni M, Perenzoni D, Stoppa D. A 64×64 -pixels digital silicon photomultiplier direct TOF sensor with 100-Mphotons/s/pixel background rejection and imaging/altimeter mode with 0.14% precision up to 6 km for spacecraft navigation and landing [J]. *IEEE Journal of Solid-State Circuits*, 2017, 52(1): 151-160.
- [9] Acerbi F, Koklu G, Gancarz R, et al. Optimization of pinned photodiode pixels for high-speed time of flight applications [J]. *IEEE Journal of the Electron Devices Society*, 2018, 6(1): 365-375.
- [10] Ding Chunnan, Ye Mao, Xia Xianzhao, et al. Monolithic front-end readout circuit for LiDAR using APD detector[J]. *Infrared and Laser Engineering*, 2019, 48(S1): S106004. (in Chinese)