包含交流耦合 CTIA 与数字CDS 的 CMOS 图像传感器设计

邹 梅,陈 楠,姚立斌

(昆明物理研究所,云南 昆明 650223)

摘 要:设计了一种带隔直电容的交流耦合CTIA 像元电路与数字相关双采样(DCDS)结构的 CMOS 图像传感器系统。在传统的 CTIA 像元电路中增加隔直电容,通过控制光电二极管的偏压,达到减 小光电二极管暗电流的目的;同时采用片外数字 CDS 结构,通过在片外实现复位信号与像元积分 信号的量化结果在数字域的减法,可以减小图像传感器像元的复位噪声和固定图案噪声(FPN)。基 于0.35 μm 标准 CMOS 工艺对此 CMOS 图像传感器进行流片,像元阵列为 256×256,像元尺寸为 16 μm×16 μm。测试结果表明交流耦合 CTIA 像元电路可以将光电二极管的偏压控制在零偏点附近, 此时其暗电流最小;采用了数字 CDS 结构后,图像传感器像元的时域噪声及固定图案噪声均有不同 程度降低。

关键词: CMOS 图像传感器; 数字 CDS; 交流耦合 CTIA; 暗电流 中图分类号: TN216 文献标志码: A DOI: 10.3788/IRLA201746.0120002

CMOS image senor design with AC-coupled CTIA and digital CDS

Zou Mei, Chen Nan, Yao Libin

(Kunming Institute of Physics, Kunming 650223, China)

Abstract: A CMOS image sensor with coupling capacitor based AC-coupled CTIA and digital CDS was proposed. By adding a coupling capacitor to the conventional CTIA circuit, the dark current of the photodiode was reduced via controlling the bias voltage of the photodiode; Meanwhile, an off-chip digital CDS was adopted to reduce the reset noise of the pixel and the FPN by realizing the subtraction algorithm between the reset signal and pixel signal after A/D conversion off-chip. This CMOS image sensor was implemented in the 0.35 μ m standard CMOS technology. The pixel array was 256×256, and the pixel size was 16 μ m×16 μ m. The experimental results show that the dark current can be minimized by reducing the bias of the photodiode nearby zero. The temporal noise and FPN are obviously reduced after adopting the off-chip digital CDS.

Key words: CMOS image sensor; digital CDS; AC-coupled CTIA; dark current

收稿日期:2016-05-11; 修订日期:2016-06-13

基金项目:云南省科技厅应用基础研究计划(2013FC009)

作者简介:邹梅(1987-),女,工程师,博士生,主要从事低照度 CMOS 图像传感器设计方面的研究。Email:bill_zom@126.com 导师简介:姚立斌(1968-),男,研究员,博士生导师,主要从事混合信号集成电路设计方面的研究。Email:libinyao@gmail.com

0 引 言

随着 CMOS 工艺的不断发展, CMOS 图像传感器性能在不断提高,逐步取代了 CCD 图像传感器, 正朝着高速、高动态以及低照度等方向发展[1]。由 于低照度条件下光电探测器输出的信号十分微弱, 因此像元电路的性能直接影响到 CMOS 图像传感器 在低照度条件下的应用^[1-2]。

目前,比较常用的像元电路有 3 T 和 4 T 有源像 元电路,CTIA 像元电路以及数字像元电路(Digital Pixel Sensor,DPS),在低照度条件下,3 T 和 4 T 有源 像元电路的光电二极管偏置电压不稳定,注入效率 低且积分电容为自身寄生电容,转换增益很难提高; DPS 像元填充因子小,数字信号与模拟信号间的交 叉干扰较严重,技术难度大^[1]。而作为高性能读出电 路特征的电容反馈跨阻放大型 (Capacitive Trans-Impedance Amplifier,CTIA) 像元电路可提供恒定的 偏置电压;具有较高的注入效率;可使用小积分电 容,具有较高的转换增益^[3],在低照度 CMOS 图像传 感器领域得到了广泛的应用。

交流耦合 CTIA 像元电路通过在传统的 CTIA 像元电路中加入隔直电容,不仅具有传统 CTIA 像元的上述性能优势,还可以减小光电二极管的暗电流,进一步改善 CMOS 图像传感器在低照度条件下

的性能。

相关双采样电路 (Correlated Double Sampling, CDS)是目前应用最为广泛的噪声抑制技术,可以消除 或减小像元的复位噪声和系统的固定图案噪声(Fixed-Pattern Noise,FPN)¹⁴⁻⁵¹,它分为模拟相关双采样和数字 相关双采样。数字相关双采样令像素复位信号和积分 信号的量化结果在数字域相减,这样不仅可以简化像元 及列级模拟电路,还不会引入新的开关电容复位噪声。

文中设计了一种交流耦合 CTIA 像元电路和数 字相关双采样技术相结合的 CMOS 图像传感器。文中 首先对此 CMOS 图像传感器的总体架构和工作原理 进行介绍,然后详细叙述交流耦合 CTIA 像元电路以 及卷帘快门模式(rolling-shutter)下数字 CDS 的工作时 序,最后对该系统进行测试并对测试结果进行分析。

1 系统总体架构

文中所设计的 CMOS 图像传感器主要由片内和 片外系统构成。片内系统即 CMOS 图像传感器芯片 主要包括交流耦合 CTIA 像元阵列,行选电路,模拟 偏置电路,列级 ADC 阵列,数字多路器(MUX)以 及数据发送模块(Transmitter)。片外系统包括 FPGA, CPLD 等将进行片内系统的时钟控制,片内系统数 据的接收,以及数字 CDS(DCDS)模块,系统的架构如 图 1 所示。



图 1 基于数字 CDS 的 CMOS 图像传感器系统架构

Fig.1 CMOS image sensor system diagram with digital CDS

此 CMOS 图像传感器的工作原理如下, CMOS 图像传感器芯片的行选电路模块接收片外系统的控 制信号, 控制像元进行积分、复位和读出操作; 像元 的输出信号经过列级 ADC 阵列量化后, 转换成数字 信号; 数字信号经过数字多路器和数据发送模块串 行传输到片外系统。片外系统接收到芯片的复位信 号与像元积分信号后分别存储在 DCDS 模块里, 一 帧信号存储结束后, 逐个像元进行数据减法计算, 最 后将结果送到显示设备显示。交流耦合 CTIA 像元 电路设计及数字 CDS 模块的时序控制将在第 2 节 与第 3 节详细叙述。

2 交流耦合 CTIA 像元电路设计

绝大多数 CIS 的光电探测器采用基于半导体 P-N 结的光电二极管。其模型可以等效为一个普通 二极管 (包括暗电流 I_d 与二极管的寄生电容及漏电 阻)与一个恒流源(光电流)I_p 的并联,如图 2 光电二 极管等效电路所示^[6-8]。





暗电流是光电二极管在无光照时的输出电流, 在像元工作的整个过程中都存在,特别是在低照度 条件下,很容易将光电流淹没。因此,减小光电二极 管的暗电流对 CMOS 图像传感器在低照度条件下的 应用至关重要。光电二极管的暗电流 *I*_a 与其上的偏 置电压 *V*_a 的伏安关系可表示为¹⁸⁻⁹:

$$I_{d} = I_{s0}(e^{qV_{d}/kT} - 1)$$
(1)

式中: I_{s0} 为二极管 P-N 结的反向饱和电流;q为单位 电子电量:k为玻耳兹曼常数;T为绝对温度。

光电二极管大多工作于反向偏压状态,即图 2 伏安特性曲线的第三象限,相比于其它象限光电流 占主导,暗电流较小。此时流过光电二极管的总电流 *I*_{pi}可表示为^[8-9]: $I_{\rm pd} = I_d - I_p \tag{2}$

从图 2 和公式(1)可以得出,在温度一定时,当 光电二极管的反向偏压为零时,理论上暗电流为零。 但在零偏点附近,光电二极管的 *I-V*曲线较陡峭,即 使偏置电压的数毫伏变化都会带来光电二极性能的 较大改变。因此光电二极管偏置电压的稳定性也显 得尤为重要。

传统的 CTIA 像元电路(如图 3 所示)中差分放 大器的共模电压值很难降低至零,因此光电二极管 的反向偏压很难调至零偏点附近;差分放大器会引 入失调电压,这个失调电压直接影响到光电二极管 的偏压稳定性;差分放大器占用芯片面积大,使像元 的填充因子变小。



图 3 传统的 CTIA 像元电路图 Fig.3 Traditional CTIA pixel circuit

于是对传统的 CTIA 像元电路进行改进,设计 了图 4(a)所示的交流耦合 CTIA 像元电路,将差分放 大器用共源共栅型放大器替换,既不会引入失调电 压又能节省面积。但是光电二极管的偏压通常设计 在共源共栅型放大器输入管的阈值电压(Vth)附近, 当采用 0.35 µm 工艺时,光电二极管的反向偏压将 达到 0.5 V。因此在光电二极管与放大器输入端加入 隔 直电 容 Cc,使光电二极管的偏压 Vd 等于 Vd_bias。其中,电压信号 Vd_bias 从片外送入,可以 从零到电源电压的调节变换。

交流耦合 CTIA 像元电路时序如图 4(b)所示,当 像元复位时,将 Vd_bias 接入到 Vd,使隔直电容 Cc 与积分电容 Cint 上保持相同的偏压 Voi-Vd_bias。当 像元复位结束后,光电流开始在积分电容上积分,此 时共源共栅型放大器的工作点不变,即 Voi 的电压 保持不变,隔直电容 Cc 上的电荷没有放电路径,因 此 光 电 二 极 管 的 偏 压 仍 然 保 持 为 Voi -(Voi - Vd_bias)。其中 CAL 比 RST 信号先断开,是为了减 小开关管 M1 的沟道电荷注入到电容 Cc 与 Cint 上。 因此在交流耦合 CTIA 像元电路中,光电二极管的 偏压可以稳定地控制在零偏点附近,减小光电二极 管的暗电流。





通过图 4(b)中交流耦合 CTIA 像元电路的多个 周期的输出信号,可以看出每次复位结束后 CTIA 像元电路从不同的起点开始积分,这个积分起点值 为其平均值 Vrst0 叠加复位噪声,复位噪声可以通过 CDS 结构消除。

3 数字 CDS 结构时序控制

在 CMOS 图像传感器中, CDS 结构读取像元的 输出值两次(一次在积分刚开始时, 另一次在积分结 束后), 然后将两次结果相减得到像元的输出值, 便 可达到消除或减小像元中的复位噪声及固定图案噪 声的目的。

文中采用一种片外数字 CDS 结构将数据存储 单元及数字减法器在片外实现, 其控制时序如图 5 所示,整个 CMOS 图像传感器采用卷帘快门工作模 式。第一行复位结束后,在 T₀时刻,第一行的读出开 关 RD1 闭合,读出第一行的复位信号,经过列级 ADC 转换后,通过数字多路器及数据发送器传输到 片外 DCDS 模块存储;同样读出、转换并存储第二行 的复位信号,直到最后一行的复位信号读出,转换并 存储后。在 T₀+T_{int}时刻,第一行的 RD1 闭合,开始读 出第一行的像元积分信号、转换并存储在 DCDS 模 块中,紧接着第二行,直到最后一行,最后 DCDS 模 块进行像元积分信号与复位信号的量化值做差,得 到最后的图像值。





由于数字 CDS 模块的输出DCDS_OUT 为模拟 电压信号 ΔV_{out} 的量化值,因此,以第一行为例, ΔV_{out} 可以表示为:

$$\Delta V_{\rm out} = V_{\rm sig} - V_{\rm rst} \tag{3}$$

式中:V_{sig} 为像元输出的积分信号;V_{st} 为复位信号, 可以计算出 CTIA 像元输出的积分信号值及复位信 号分别为:

$$V_{\rm sig} = \frac{1}{C_{\rm int}} \int_{T_0}^{T_0 + T_{\rm ist}} I_{\rm pd} dt + V_{\rm rst0} + v_{\rm rst} + V_{\rm FPN} + V_{\rm other, sig} \qquad (4)$$

$$V_{\rm rst} = V_{\rm rst0} + v_{\rm rst} + V_{\rm FPN} + V_{\rm other_sig}$$
(5)

式中:*I*_{pd}为流过光电二极管的电流;*T*₀为积分开始时刻;*T*₀+*T*_{int}为积分结束时刻;*V*_{rs0}表示复位电压平均值;*v*_{rst}为复位噪声电压;*V*_{PN}表示像元内器件不匹配引起的固定图案噪声;*V*_{other,sig}表示读出积分信号时的其它噪声;*V*_{other,rst}表示读出复位信号时的其它噪声。 由公式(3)、(4)和(5)可以计算出:

I

$$\Delta V_{\text{out}} = \frac{1}{C_{\text{int}}} \int_{T_0}^{T_0 + T_{\text{int}}} I_{\text{pd}} dt + (V_{\text{other_sig}} - V_{\text{other_rst}})$$
(6)

由公式(6)可见,数字 CDS 可消除图像传感器中 像元的复位噪声及像元内器件不匹配引起的固定图案 噪声。采用数字 CDS 结构意味着在一个行时间内列级 ADC,数字多路器及数据传输单元都将工作两次。

4 系统测试结果与分析

该 CMOS 图像传感器实验片采用 0.35 μm 标准 CMOS 工艺流片,像元版图及芯片图分别如图 6(a) 和(b)所示。整个芯片的面积为 7.5 mm×6.3 mm,其中 像元阵列为 256×256,像元尺寸为 16 μm×16 μm,光 电二极管采用尺寸为 5.4 μm×5.4 μm 的 N-well/Psub 型二极管,积分电容采用 3.8 fF 的平板 MIM 电 容,隔直电容采用 30 fF 的 PIP 电容。



图 6 测试图像传感器芯片的像元版图及芯片图 Fig.6 Pixel layout and picture of the test CIS

该图像传感器芯片在常温、无光照条件下,积分时间 *T*_{in} 为 25 ms,通过调节片外输入电压 Vd_bias的值,然后采集 DCDS 后的图像灰度值。将一帧图像灰度值的平均值作为偏置电压 Vd_bias 下的暗电流积分电压的量化值,文中采用的列级 ADC 的一个最低有效位(LSB)可量化 80 μV 的电压,通过公式(6)可以计算出光电二极管的暗电流-偏压曲线如图 7 所示,可以看出光电二极管的暗电流在零偏点最小。相比于光电二极管偏压为 0.5 V,偏压在零偏点时,可以将光电二极管的暗电流降低 2.7 倍左右。

从图 7 还可以看出,当 Vd_bias 为零时,暗电流 实际测试不为零,分析原因可能是由于交流耦合 CTIA 像元电路(如图 4(a)所示)中 M1 管的电荷注 入,使得光电二极管的偏压 Vd 不为 0,此时光电二 极管的 P-N 结还存在部分暗电流;系统中未被 DCDS 消除的其他噪声、像元电路以及 ADC 的偏移 量所引入的偏差。





Fig.7 Dark current curve versus the bias of the photodiode

在无光照条件下,测试温度为常温,帧频为 39 fps,Vd_bias 等于零时,连续采集多帧图像,可以 计算得出此 CMOS 图像传感器的总时域噪声。结果 表明采用了 DCDS 结构后总时域噪声从 4.8 mVrms 下降到了 1.8 mVrms,噪声下降了 2.67 倍,动态范围 从 47.9 dB 增加到了 56.4 dB。此 CMOS 图像传感器 采用 DCDS 前后的性能参数如表 1 所示。

表1此 CMOS 图像传感器采用 DCDS 前后性能 参数表

Tab.1 Parameters of this CMOS image sensor before and after DCDS

Parameters	After DCDS
Process	$0.35\mu m$ standard CMOS process
Imager size	256×256
Pixel size/µm	16×16
ADC resolution	16 bit
Source supply	Digital 2.5 V, Pixel 3.3 V
Temporal noise/ mVrms	1.8
Power consumption	83.5 mW(at 39 fps)4.8

当输入光为均匀的单色光,测试温度为常温,帧 频为 39 fps, Vd_bias 等于 0 时,该 CMOS 图像传感器 采用 DCDS 结构前后每列平均灰度值如图 8 所示, 可以看出采用 DCDS 后各列的非均匀性在很大程度 上得到改进。



Fig.8 Mean grey value of each column

从图 8 可以看出,未采用 DCDS 之前此 CMOS 图像传感器各列存在系统偏差,这是由于此 CMOS 图像传感器芯片版图设计中像元阵列的电源 IR drop 导致的。因此,DCDS 结构还可以消除 CMOS 图 像传感器系统各列的系统偏差。

该图像传感器系统采用 DCDS 前后拍摄的照片如图 9 所示。其中,测试温度为常温,Vd_bias 等于 0,光照度为 3 lux,镜头 F 数为 1.2,拍摄距离为 4 m,帧频为 39 fps。相比于图 9(a),图 9(b)字体可辨识,图 像更加清晰。



图 9 图像传感器拍摄的照片 Fig.9 Images captured by the CIS chip

5 结 论

文中设计了一种包含交流耦合 CTIA 像元电路 以及片外数字 CDS 的 CMOS 图像传感器。实验片测 试结果表明:

(1) 文中提出的交流耦合 CTIA 像元电路在零偏 点时相对于传统的 CTIA 像元电路的暗电流可降低 2.7 倍。此交流耦合 CTIA 像元电路对于 CMOS 图像 传感器在低照度条件下的研究和应用奠定了基础。

(2) 采用 DCDS 后可将 CMOS 图像传感器的时 域噪声下降 2.67 倍,固定图案噪声得到明显改善, 成像质量明显优于未采用 DCDS 时。这种 DCDS 的 可移植性强,具有广泛的工程实用价值。

文中提出的交流耦合 CTIA 像元电路与 DCDS 相结合的 CMOS 图像传感器结构,结合参考文献[10] 中提出的低照度技术优化光电二极管,提高填充因 子等,CMOS 图像传感器的性能将会继续提高,最终 应用于低照度条件下。

参考文献:

- Ga mal A, Eltoukhy H. CMOS image sensors [J]. IEEE Circuits & Devices Mag, 2005: 6-20.
- [2] Li Yudong, Wang Bo. Testing system for radiation effects of CCD and CMOS image sensors [J]. *Optics and Precision Engineering*, 2013, 21(11): 2778–2784. (in Chinese)
- Xu Ruoyu, Yuan Jie. A 1/2.5 inch VGA 400 fps CMOS image sensor with high sensitivity for machine vision [J].
 IEEE J Solid-State Circuits, 2014, 49(10): 2342–2351.
- [4] Wang Hua, Cao Jianzhong. Column fixed pattern noise correction of the CMOS image sensor based on estimation method [J]. *Infrared and Laser Engineering*, 2013, 40(7): 1928–1932. (in Chinese)
- [5] Dong Jianting, Yang Xiaole, Dong Jie. Performance test and image processing of area CMOS image sensor [J]. *Infrared* and Laser Engineering, 2013, 40(12): 3396–3401. (in Chinese)
- [6] Li Changsheng, Wang Weiqi. Review of optical voltage sensor based on electroluminescent effect [J]. *Chinese Optics* and Applied Optics Abstracts, 2016, 9(1): 30–40. (in Chinese)
- [7] Chen Jun, Wang Qingsong. Recent progress of infrared up conversion device based on the integration of OLED [J].
 Chinese Optics and Applied Optics Abstracts, 2015, 8(1): 17–27. (in Chinese)
- [8] 江文杰. 光电技术(第二版) [M]. 北京: 科学出版社, 2015.
- [9] Yan Jinyun, Jiang Jie, Zhang Guangjun. Photoelectric response of ICMOS on total dose irradiation [J]. Optics and Precision Engineering, 2014, 22(12): 3153–3159. (in Chinese)
- [10] Yao Libin. Low-light-level CMOS image sensor technique[J]. *Infrared Technology*, 2013, 35(3): 125–132. (in Chinese)