文章编号:1004-4213(2010)03-0436-5

基于 CPLD 工作模式可调的线阵 CCD 驱动电路设计*

谭露雯,李景镇[†],陆小微,杨帆

(深圳大学电子科学与技术学院深圳市微纳光子信息技术重点实验室,广东深圳518060)

摘 要:针对传统驱动电路一旦做出修改,则需对硬件或程序进行改变的缺点,以型号为 TCD1707D的线阵 CCD 为例,介绍了一种工作模式可调的驱动方法.该方法是利用复杂可编程逻 辑器件和控制外端结合,通过分别设置内外触发来实现的.在外触发模式下,利用外触发脉冲,可由 用户控制 CCD 的曝光和信号输出时间;内触发时,可以调节 CCD 的积分时间和驱动频率.为提高 信号输出质量,针对 EMC 问题给出了线阵 CCD 的外围驱动电路.实验结果表明,该方法调试方 便、电路结构简单、集成度较高、输出信号可靠稳定、受干扰小,可配合多种用户需要,对高速精确测 量及线阵推扫模式具有一定参考价值.

关键词:光电技术;线阵 CCD 驱动;复杂可编程逻辑器件;工作模式;电磁兼容
 中图分类号:TN364
 文献标识码:A
 doi:10.3788/gzxb20103903.0436

0 引言

线阵 CCD 由于具有实时传输光电变换信号、自 扫描速度快、频率响应高、能够实现动态测量等优 点,已广泛应用在产品尺寸测量、分类和条形码等许 多领域^[1].应用场合不同,对 CCD 的要求也不同,因 此驱动电路成为应用的关键技术之一.目前,CCD 驱动方法主要有直接数字电路驱动法^[2],EPROM 驱动方法[3],单片机驱动方法[4],结合直接数字电路 与单片机的驱动方法^[5],专用 IC 驱动方法^[6]和可编 程逻辑器件驱动方法[7-8].基于这些方法得到的一般 驱动设计,需要在修改硬件结构或者更改程序的基 础上才可以改变某些功能. 当频率较高时,波形易受 电路干扰.为了解决这一问题,实现电路的灵活多样 性,输出信号的稳定可靠性,本文以型号为 TCD1707D的线阵 CCD 为例,引进一种工作模式可 调的设计方案.运用复杂可编程逻辑器件(Complex Programmable Logic Device, CPLD)作为时序设计 载体,将选择器和外部控制电路相结合,用户可以在 宽范围内对驱动时序进行改变,并结合电磁兼容 (Electro Megnetic Compatiblility, EMC) 技术令 CCD 电路板得到稳定可靠的信号输出. 该电路适用 于高速 CCD,对记录一维瞬态信息具有一定意义, 可用于线阵 CCD 推扫模式.

1 驱动时序分析

TCD1707D 是一种高灵敏度、低暗电流、有效像 素单元为 7450 个的双沟道并行输出线阵 CCD^[9]. 它正常工作时需要 5 路脉冲驱动,即转移脉冲 SH、 驱动脉冲 $F_1 与 F_2$ 、复位脉冲 RS 和钳位脉冲 CP,各 脉冲时序之间的相位关系如图 1.



当 SH 脉冲高电平到来时,正值 F₁ 为高电平, 感光阵列和移位寄存器之间导通,光敏区积存的信 号电荷便转移到相应奇、偶寄存器内. SH 电平由高 变低时,二者隔离,电荷信号则在脉冲 F₁ 与 F₂ 的驱 动下依次经 OS₁ 与 OS₂ 端口输出.由于该 CCD 是 两列并行传输,因此一个周期时间内需要至少 3797 个驱动脉冲,首先输出 13 个虚设单元信号,再输出 51 个暗电流信号,然后连续输出 3725 个有效像素 单元.在紧接着输出的 7 个暗信号后再输出 1 个奇 偶检测信号,以后便是空驱动.空驱动数目可以是任 意的,利用它可以延长光积分时间.

2 电路设计及硬件实现

2.1 驱动电路工作原理

传统驱动电路利用时序发生器只是提供 CCD

^{*}国家自然科学基金(60477042)资助

⁺ Tel:0755-26536217

收稿日期:2009-03-11

Email:lijz@szu.edu.cn 修回日期:2009-05-31

芯片所需的时钟脉冲,当各时序设定好后,如想更改 以符合不同的实验要求,则必须对程序进行修改.基 于 TCD1707D 的工作时序要求,本文在设计电路时 充分考虑了实际需求,工作原理框图如图 2. 由外部 时钟提供主脉冲,各驱动时序通过编程后由编程端 口 JTAG 下载至 CPLD,利用 CPLD 和控制电路结 合,将来自外部的控制命令转换成相应的控制信号, 再传递至 CCD 芯片.外部控制端主要是由进行选择 的拨动开关以及微处理器通过的接口电路组成.将 CCD 芯片的弱小信号进行一个放大处理后信号输 出.



图 2 驱动电路工作原理框图 Fig. 2 Schematic diagram of driving circuit

2.2 驱动时序的电路实现

本设计采用 Altera 公司 MAX7000S 系列的 CPLD 芯片 EPM7064STC44-10,不但为 CCD 提供 驱动,而且也为输出信号的采集提供时钟以及其他 电路的时序匹配.以 80M 晶振作为 CPLD 的基准时 钟信号,设置 9 个控制输入与驱动电路板上拨动开 关和数据线对应,对不同模式进行选择,它们分别是 $t_0, t_1, ext, s_0, s_1, m_0, m_1, m_2, m_3.$

将 80M 主时钟进行分频得到四档驱动频率 10 MHz、5 MHz、2.5 MHz 和 1.5 MHz,令 s₁ 设为高 位,s₀ 设为低位,开关在 OFF 位时代表'1',在 ON 位时代表'0','00'时频率最低,'11'时频率最高,通 过改变开关状态,可以选择不同频率.通过与门和或 门逻辑,依次可以得到 RS、CP 和 SH 时序.

t₁是用于内外触发模式的切换.⁽⁰⁾位置时,外

脉冲 ext 决定. ext 的上升沿触发,在它高电平期间 内,进行电荷的转移输出,时间长短由微处理器根据 用户的具体需要通过接口电路设置,但必须大于相 同驱动频率下最短积分时间.在内触发模式下,通过 选择器和计数器可以调节积分时间.积分时间的控 制由输入到驱动器的4根数据线 M₀ ~ M₃ 所设置 的 TTL 电平构成的二进制数进行设置.其中 M₃ 为 高位,M₀ 为低位.TTL 的高电平为'1',当'0000'时 为最短的时间,而'1111'为最长的时间.t0 是默认 积分时间和可调积分时间的切换.

触发模式有效,光积分以及信号输出时间由外触发

驱动电路还对外提供了2路用于采样的接口信号:行同步脉冲 FC 和像元同步脉冲 SP. FC 上升沿 对应于 CCD 第一个有效像元的有效期间.电路工作 时可以在每个 FC 的上升沿开始对 CCD 输出的有 效视频信号进行采样.脉冲 SP 是为了消除由开关 复位和内部参考电压产生的干扰电平,获得好的采 样输出而设置的,它的上升沿对应于单个像元的视 频信号区^[10].

从 TCD1707D 输出的 2 路视频信号因其负极 性、并且有效信号幅值较小,不利于观测及进行数据 处理.针对这一情况,选用 AD8041 对 OS₁、OS₂ 分 别进行反相放大.在放大电路中,为了方便对不同情 况进行更改,选用了两个电位器代替固定阻值的电 阻,调整它们的阻值可以分别调整放大器的放大倍 率和放大器的正向输入端电位.

2.3 仿真结果

利用 Quartus II 软件,完成 CCD 的各路工作驱动时序的设计并进行编译仿真,然后将程序下载到 CPLD 芯片.以驱动频率为 10M 为例,时序仿真结果如图 3.



图 5 ICDI/07D 驱动电路协具数形 Fig. 3 Simulation waveform of TCD1707D

图 3(a)是内触发模式下的仿真,选择了最短光 积分时间,周期为 384 µs;图 3 (b)是外触发模式的 仿真图,仿真初始输入的 ext 脉宽为 400 µs,在高电 平期间,驱动脉冲工作,电荷进行转移传输;图 3 (c) 是将仿真结果放大,F₁、F₂ 频率为 10M,RS、CP 的 脉宽均为 25 ns,CP 相位稍落后于 RS,可以看出脉 冲间的关系符合时序要求.

2.4 电路板制作

电路搭建过程中,信号源、各种电路元器件、传输路径都容易对信号形成干扰,影响输出信号的完整性^[11-12].因此,在设计中考虑了 EMC 问题,力求降低干扰.

从元件布局上,先安排 CCD、CPLD、晶振和放 大器这些敏感、易辐射干扰的元件,遵从高速到低速 的原则.晶振提供的时钟脉冲是系统高频噪声的主 要来源.为降低时钟感应造成的尖峰干扰,需要将晶 振与 CPLD 引脚尽量靠近,驱动器贴近 CCD 各管 脚,晶振外壳接地并固定,并用地线把时钟区隔离起 来.

任何电路都存在差模和共模电流. 差模电流的 最大辐射电场强度为: *E*=*Af²I_s*/380*r*,式中,*E* 为 最大辐射场强,*r* 为观察点到差模电流环路的距离, *f* 为差模电流的频率,*A* 为差模电流的环路面积,*I_s* 为差模电流的强度.由式子可看出场强和回路面积 成正比.为减小差模发射电平,最有效的途径就是减 小信号环路的面积.

共模辐射最大场强计算公式可描述为:E = 12.6×10⁻⁷($f \cdot I \cdot l$)(1/r),从式中可知道E 与电缆的长度l,共模电流频率f,共模电流强度I成正比.

考虑到这两类骚扰电流对线路板的辐射,在布 线时,信号线尽量靠近地线,令A尽可能减小;减小 电缆长度,并将共模电流旁路到地来减少共模辐射. 电源线和地线在允许范围内尽量加宽,保证电源线、 地线的走向与数据传输的方向一致.

另外,由于传输线本身具有特性阻抗,可表示为

 $Z_0 = \left(\frac{79}{\sqrt{\varepsilon_r + 1.41}}\right) \ln \left(\frac{5.98H}{0.8W + T}\right)$

式中 W 是线条宽度, T 是印制线厚度, H 是信号线 与参考平面的间距. ϵ_r 是质材料的有效介电常 数^[13]. 对于高速信号线考虑信号完整性要进行阻抗 匹配. 对于过载传输线这里主要采用源端端接处理, 根据 $R_0 + R_1 = Z_0$, R_0 是源端阻抗, R_1 是端接电阻, 经选取合适的电阻值对各部分进行串联端接和电容 接地滤波后再进行信号输出.

在未端接 R1 时,从 CPLD 输出的各路驱动脉

冲由于源端、负载端和传输线的特性阻抗不匹配,信 号多次发生反射,导致信号波形产生畸变,其中 F₁ 过冲时的电压与额定电压的比值达到 1.26,端接之 后,比值仅为 1.06,比较可发现,信号得到了较大的 改善.

3 实验结果

在日光照射下通过示波器进行测量, TCD1707D各时序驱动脉冲与仿真结果吻合,严格 遵照各自的相位关系.图4是没有考虑EMC情况 下从示波器观察到的F₁脉冲.它的波形有所失真, 最高峰值和谷值超过规定值,存在过冲和振铃现象, 这会对器件造成损伤,并使芯片寿命减少.图5是 F₁与RS的时序波形图,位于上方的是F₁脉冲,下 方是RS.RS与F₁的周期相同,F₁的占空比为1: 2,RS的脉宽是F₁的一半.同样选取横坐标每格为 50 ns记录,由图可以看出,比起图4,脉冲波形上升 沿变缓,电压较为稳定,信号得到很好的改善,说明 电路板较好地抑制了信号反射,降低噪声.



Fig. 5 Waveform of timing sequence between F1 and RS 两输出端输出的信号采用 LED 光源进行测试,

经数据采集卡后观测到的结果为图 6,横坐标表示的是像元个数,纵坐标代表信号 AD 转换后光强的

灰度级.因为该 CCD 芯片是两端口输出,奇偶信号 产生的波形必须基本一致,经过整合后,才能正常输 出 7450 个有效像素.图 6(a)是处理噪声前的输出. 曲线上毛刺较多,不够平整,测量时取值容易出现误 差;图 6(b)是去除噪声滤波过后的输出,由图可见 整合后的曲线较为平滑,说明本驱动电路能够正常 工作,有较高的精度.



4 结论

驱动电路设计的研究重点主要在于:各时序间 需保持严格的相位关系;灵活可调,能够适用多个用 户需要;输出信号精度高.将 CPLD 与控制外端结 合,针对需要光积分时间和驱动频率在较宽范围改 变的情况下,设置了两种不同的工作模式,实现由用 户控制信号的转移和输出时间,方便调节,设计中结 合 EMC 问题,降低了电路的干扰.实验证明,CCD 的时序和信号输出均能正常工作,示波器和采集卡 上观测到的信号曲线稳定平滑,噪声较小,且电路稳 定可靠,集成度较高,对其它 CCD 芯片来说,具有一 定的通用性.

参考文献

[1] WANG Qing-you. The applied technology of image sensor

[M]. Beijing: Publishing House of Electronics Industry, 2003. 王庆有.图像传感器应用技术[M].北京:电子工业出版社, 2003.

- [2] GUO Chao-hui. Study of the drive circuit of charge coupled device[J]. Journal of Northeast China Institute of Electric Power Engineering, 2002, 22(1):59-61,43.
 郭朝晖. CCD 驱动电路的研究[J]. 东北电力学院学报, 2002, 22(1):59-61,43.
- [3] ZHAO Jun-qi, GUO Zhi-yong, LI Bin, et al. The application of linear CCD sensor based on MPU and EPROM[C]. The 5th Proceedings of International Symposium on Test and Measurement, Shenzhen: International Academic Publishers, 2003: 2230-2232.
- [4] WANG Hui-hua. A design of CCD driving circuit using a new type of single chip processor [J]. Journal of Xingtai Polytechnic College, 2009, 26(1):79-82.
 王慧华. 一种基于新型单片机的 CCD 驱动电路设计[J]. 邢台 职业技术学院学报, 2009, 26(1):79-82.
- [5] YU Yi-ting, RAO Fu-bo, QIAO Da-yong, et al. A new method to design CCD driving circuit[J], Chinese Journal of Sensors and Actuators, 2005, 18(2):388-390.
 虞益挺, 饶伏波, 乔大勇,等. 一种新型 CCD 驱动电路设计方法 [J]. 传感技术学报, 2005, 18(2):388-390.
- [6] YANG Fan-qing, CAO Jian-zhong, LIU Bo, et al. CCD driver system based on SAA8103 [J]. Aeronautical Computer Techinque, 2005, 35(2):108-111.
 阳范青,曹剑中,刘波,等.基于 SAA8103 的 CCD 驱动系统 [J],航空计算技术, 2005, 35(2):108-111.
- [7] ZHOU Jian-kang, CHEN Xin-hua, ZHOU Wang, et al. Design and implement of timing generator of integral time adjustable CCD camera[J]. Acta Photonica Sinica, 2008, 37 (11): 2300-2304.

周建康,陈新华,周望,等.积分时间可调的 CCD 相机驱动时序 设计与实现[J].光子学报,2008,**37**(11):2300-2304.

- [8] DE VREE G A, WESTRA A H, MOODY I, et al. Photoncounting gamma camera based on an elctron-multiplying CCD [J]. IEEE Trans Nucl Sci, 2005, 52(3);580-588.
- [9] TOSHIBA CCD corporation. TCD1707D Datasheet [EB]. http://www.datasheetcatalog.com,2001:1-12
- [10] ZHANG Lin, LI Yong-xin, HU Xue-you. Research on CCD video signal processing based on correlated double sampling
 [J]. Journal of Astronautic Metrology and Measurement, 2007,27(2):33-37.
 张林,李永新,胡学友.基于相关双采样技术的 CCD 视频信号 处理研究[J]. 宇航计测技术,2007,27(2):33-37.
- [11] LIU Jian-bin, SUN Jun, TIAN Zhi-hui. Reliability of the PCB design and EMC[J]. *Electronics Process Technology*, 2006, 27 (5):281-284.
 刘建斌,孙军,田智会. 电磁兼容与电路板的可靠性设计[J].

刘建斌, 亦车, 田省会. 电磁兼谷与电路极的可靠性反计[J]. 电子工艺技术, 2006, **27**(5): 281-284.

- [12] CODREANU N D, LONESCU C, SVASTA P, et al. Advanced method for electromagnetic investigation of PCB/ PWB layouts[C]. SPIE, 2007, 6635:663513:1-9.
- [13] HASHIMOTO Y, YOROZU S, TERAI H, et al. Measurement of crosstalk between crossing superconductor microstrip lines[J]. Adv Supercond, 2003, 15(2): 1472-1477.

Design of Linear CCD Driving Circuit with Flexible Working Modes Based on the CPLD

TAN Lu-wen, LI Jing-zhen, LU Xiao-wei, YANG Fan

(Shenzhen Key Laboratory of Micro-Nano Photonic Information Technology, College of Electronic Science and Technology, Shenzhen University, Shenzhen, Guangdong 518060, China)

Abstract: A driving circuit design of TCD1707D was presented. It could overcome the shortcoming of common circuit which is needed to change the hardware or programme in case the condition has been modified. This design shows two flexible working modes, one is internal burst mode, the other is external burst mode. In the external burst mode, the users can control the time of exposure and signal outputs by means of external triggered pulse. Integration time and driving frequency of CCD can be tuned simultaneously in the other mode. The function is carried out by setting internal and external triggered respectively with complex programmable logic device (CPLD) and an external control. CPLD is combined with the control circuit, so external commands can produce corresponding control signals to drive curcuit nomally. And then through the pins of CPLD, the output signals can be transfered to the CCD chip. In addition, in order to solve the EMC problem, the article presents a linear CCD periphery circuit, which is improved the quality of CCD signal outputs. This method has the advantages of convenient debugging, simple circuit and high integration level. It is proved by experiments that the system outputs basically match the signal outputs are more reliable, more stable and less interferential than common system. And the system could fulfill a wide range of users' needs, especially can be used for accurate high-speed measurement and push-broom.

Key words: Optoelectronic Technology; linear CCD driver; Complex Programmable Logic Device (CPLD); working modes; Electro Magnetic Compatibility(EMC)



TAN Lu-wen was born in 1984. Now she is working towards the M. S. degree in Shenzhen Key Laboratory of Micro-Nano Photonic Information Technology. Her research interest focuses on driving circuit of image sensor.