

基于CORDIC算法的波长调制光谱技术

袁峰¹, 何亚柏^{1,2}, 姚路², 陈祥^{1,2}, 魏敏^{1,2}, 许振宇², 范雪丽², 胡佳屹², 阚瑞峰^{2*}

¹中国科学技术大学环境科学与光电技术学院, 安徽合肥 230031;

²中国科学院合肥物质科学研究院安徽光学精密机械研究所环境光学与技术重点实验室, 安徽合肥 230031

摘要 介绍了波长调制光谱技术的检测原理,分析了传统的基于现场可编程门阵列(FPGA)的波长调制解调算法的优缺点,进而提出了一种基于坐标旋转数字计算机(CORDIC)原理的FPGA波长调制解调算法。介绍了该算法的原理和基于FPGA的实现过程,总结其相对于传统算法在精度、资源占用、耗时等方面的优势。最后给出该算法的综合和仿真结果,通过和理论对比验证了该算法的准确性,并且比较了两种算法的计算精度和综合后的资源占用情况。

关键词 光谱学; 数字锁相放大器; 二次谐波; 坐标旋转数字计算机; 现场可编程门阵列

中图分类号 O433 **文献标识码** A

doi: 10.3788/LOP54.073002

CORDIC-Based Wavelength Modulation Spectroscopy

Yuan Feng¹, He Yabai^{1,2}, Yao Lu², Chen Xiang^{1,2},
Wei Min^{1,2}, Xu Zhenyu², Fan Xueli², Hu Jiayi², Kan Ruifeng²

¹*School of Environment Science and Optoelectronic Technology, University of Science and Technology of China, Hefei, Anhui 230031, China;*

²*Key Laboratory of Environmental Optics and Technology, Anhui Institute of Optics and Fine Mechanics, Hefei Institutes of Physical Science, Chinese Academy of Sciences, Hefei, Anhui 230031, China*

Abstract This paper introduces the detection principle of wavelength modulation spectroscopy, and analyzes the advantages and disadvantages of the traditional field programmable gate array (FPGA)-based wavelength modulation and demodulation algorithm. Then this paper proposes a FPGA wavelength modulation and demodulation algorithm based on coordinated rotation digital computer (CORDIC) principle. The principle of the proposed algorithm and the implementation process based on FPGA are introduced. Its advantages relative to the traditional algorithm in precision, resource occupancy, time consumption and other aspects are summed up. Finally, synthesis and simulation results of the proposed algorithm are given. The computational accuracy of the algorithm is verified by comparing the simulation result and the theoretical result. The accuracy and synthesized resource occupancy of the two algorithms are also compared.

Key words spectroscopy; digital lock-in amplifier; second-harmonic wave; coordinated rotation digital computer; field programmable gate array

OCIS codes 300.6340; 140.5960; 280.1740; 120.4640

收稿日期: 2017-02-20; 收到修改稿日期: 2017-03-09

基金项目: 国家 973 计划(2013CB632803)、国家重大科学仪器设备开发专项(2014YQ060537)

作者简介: 袁峰(1991—),男,硕士研究生,主要从事激光光谱测量及光谱诊断技术方面的研究。

E-mail: fyuan@aiofm.ac.cn

导师简介: 何亚柏(1962—),男,博士,博士生导师,主要从事非线性光学与激光光谱技术方面的研究。

E-mail: yabaihe@hotmail.com

* 通信联系人。E-mail: kanruifeng@aiofm.ac.cn

1 引言

可调谐半导体吸收光谱技术(TDLAS)已被广泛应用于工业、环境、安全等领域的气体浓度与温度检测中,与传统的热催化、电化学等气体检测技术相比,具有响应快、精度可靠、维护成本低、产品寿命长等优点。目前,基于 TDLAS 波长调制技术的气体检测系统主要采用二次谐波检测法,通过高频调制信号调制二极管激光器的输出波长,经过气体吸收之后的激光经过光电探测器转换为电信号,再用锁相放大器提取吸收信号的二次谐波分量,根据二次谐波分量反演出气体的浓度、温度、速度等信息^[1-5]。

TDLAS 波长调制技术基于锁相检测原理,可以有效地屏蔽掉有用信号带宽之外的多种噪声,如来自激光器、光电传感器以及气体流动等的噪声,显著提高测量信噪比和准确度。

锁相放大器是实现波长调制算法的核心功能模块,其实现途径主要有模拟锁相和数字锁相两种方法。数字锁相放大器相较于模拟锁相放大器有明显的优点,如谐波抑制能力强,无直流漂移,参数调整更加灵活。通过锁相解调算法,数字锁相放大器可在单片机、数字信号处理器(DSP)、上位机等通用计算平台上方便地实现,但由于算法中需要大量的乘除、开方等耗时的运算,基于通用处理器的纯软件实现难以满足高速实时的数据处理要求。因此,对于需要高调制频率且在线快速响应等要求的应用场合,现场可编程门阵列(FPGA)凭借其大规模并行能力和流水线技术,可大大提高数据的处理速度,具有明显优势,适合用于实现高调制频率 TDLAS 波长调制技术^[6-7]。

本文提出利用坐标旋转数字计算机(CORDIC)求模算法来实现基于 FPGA 的 TDLAS 波长调制光谱技术,其大大优化了原有的基于 FPGA 的 TDLAS 波长调制光谱技术的算法,大大节省了 FPGA 的片上资源,提高了数据计算精度,简化了数据处理流程,使波长调制光谱技术算法更容易在 FPGA 上实现。

2 基于 FPGA 的波长调制解调算法

基于 FPGA 的传统锁相放大器的实现结构如图 1 所示,输入信号和正交参考信号之间进行乘加、低通、求模等运算后,解调出二次谐波信号。在发动机流场诊断等需要实时高精度测量的应用场合中,必须实现高速数据转换和处理功能^[8-12]。例如,锁相放大器的输入信号为经由高速模拟数字转换器(ADC)转换后的 14 位宽度数据,参考信号是本地生成的 14 位宽度、2 倍于输入信号调制频率的正弦波与余弦波,将输入信号和参考信号经过乘法器和多级无限脉冲响应(IIR)低通滤波器处理。为了保证数据精度,低通滤波器输出数据位宽设置为 32 位,经过平方运算后两路信号位宽分别达到 64 位,再经过平方根运算得到二次谐波信号。若要实现滤波器的线性相位,则需要更多级数的有限脉冲响应(FIR)滤波器替代 IIR 滤波器,数据位宽还要增加。而借助 CORDIC 恰好可以简化传统算法中的耗时运算环节,如乘除、开方等。




图 1 传统的双相位锁相放大器算法框图

Fig. 1 Algorithm block diagram of traditional double phase lock-in amplifier

锁相放大器中需要平方根运算,传统的平方根运算算法有牛顿迭代法、级数逼近法和二分开方法。牛顿迭代法、级数逼近法使用迭代逼近思想,计算不同数据的平方根需要迭代计算的次数是不固定的,且都需要乘除法运算;级数逼近法计算平方根需要大量的乘法器,也会导致数据宽度大大增加。不固定的迭代次数增加了算法复杂度,数据位宽的增加耗费了 FPGA 的片上资源,同时会降低整个锁相放大器的灵活性,因此不适合高速实时的 FPGA 实现。另外一种方法是把数据转换成浮点型来进行计算:单精度浮点型有 32 位数据位宽,最大数据精度 24 位,无法达到应用要求;双精度浮点型数据有 64 位的数据位宽,最大数据精度 53

位,能够达到要求,但是用 FPGA 实现双精度数据处理,算法复杂度会显著增加,还涉及数据格式转换,降低了算法的灵活性。因此,受资源耗费、算法复杂度、效率以及灵活性等方面的限制,传统的基于 FPGA 的数字锁相放大器算法已不再适用于需要高速实时处理的应用场合。

CORDIC 算法最早由 Volder J D 提出,也是一种迭代算法,主要用于三角函数、双曲线、指数和对数的计算。该方法通过基本的加减和移位操作替代原有的乘法和除法操作,使用矢量的旋转和定向计算实现三角函数、乘法、开方、反三角、指数、对数等数学运算。和 FPGA 中传统的数学运算算法相比,CORDIC 算法用移位代替了乘除法的操作,大量节省了 FPGA 的片上资源,且算法更加简单、灵活^[13]。基于 CORDIC 的双曲线算法更是可以一步实现求模运算,即两路信号的平方和开根号运算,该运算中数据宽度只需增加一位,可大量节省 FPGA 资源。CORDIC 求模运算迭代次数固定,运算精度由 CORDIC 流水线级数控制,足够级数的流水线计算精度能够超过双精度浮点数运算精度。从算法原理的特点可知,基于 CORDIC 的数字锁相放大器算法占用资源少、效率高、复杂度低、灵活性好。图 2 是改进后的基于 CORDIC 数字锁相放大器算法的结构框图。




图 2 基于 CORDIC 的双相位锁相放大器算法框图

Fig. 2 Algorithm block diagram of dual phase lock-in amplifier based on CORDIC

3 CORDIC 算法原理

如图 3 所示,假设坐标 (x_0, y_0) 旋转角度 ϕ (ϕ 为待测角) 后得到的坐标为 (x_1, y_1) , 则

$$\begin{cases} x_1 = x_0 \cos \phi - y_0 \sin \phi = \cos \phi (x_0 - y_0 \tan \phi) \\ y_1 = y_0 \cos \phi + x_0 \sin \phi = \cos \phi (y_0 + x_0 \tan \phi) \end{cases} \quad (1)$$




图 3 CORDIC 算法坐标图解

Fig. 3 Coordinate schematic diagram of CORDIC algorithm

假设初始向量经过 n 次旋转之后得到新向量,且每次旋转角度 ϕ 的正切值都是 2 的倍数,则第 i 次旋转角度为 $\phi_i = \arctan 2^{-i}$, 即 $\cos \phi_i = \sqrt{1/(1+2^{-i})}$, 容易得到总的旋转角度 $\phi \approx \sum d_i \phi_i$, $d_i = \pm 1$ 表示旋转的方向不同。那么第 $i+1$ 次角度旋转可表示为:

$$\begin{cases} x_{i+1} = K_i (x_i - y_i d_i 2^{-i}) \\ y_{i+1} = K_i (y_i + x_i d_i 2^{-i}) \end{cases}, \quad (2)$$

式中, K_i 称为校模因子,当旋转次数一定的时候趋于一个常数。 $\prod (1/\sqrt{1+2^{-i}}) \approx 0.6073$, 而有极限, $\lim_{i \rightarrow \infty} (1/\sqrt{1+2^{-i}}) = 1$, 如果去掉 K_i , 迭代(2)式将只有加减和移位操作。而常数可以在系统的其他地方进行补偿,则算法进一步简化为:

$$\begin{cases} x_{i+1} = x_i - y_i \cdot d_i \cdot 2^{-i} \\ y_{i+1} = y_i - x_i \cdot d_i \cdot 2^{-i} \end{cases} \quad (3)$$

可以看出,对于移动角度 ϕ ,只需要硬件的加减法和移位操作就可以算出结果。引入变量 z_i ,表示 i 次旋转后相位的累加和,则:

$$z_{i+1} = z_i - d_i \cdot \arctan(2^{-i}), \quad (4)$$

经过足够多次旋转之后, $z_{n+1} \rightarrow \phi$, (x_0, y_0) 与 (x_1, y_1) 重合,即:

$$\begin{cases} x_{n+1} = x_1 = x_0 \cdot \cos \phi - y_0 \cdot \sin \phi \\ y_{n+1} = y_1 = y_0 \cdot \cos \phi + x_0 \cdot \sin \phi \end{cases} \quad (5)$$

将(1)、(3)、(4)式进行扩展就可以用 CORDIC 算法计算双曲线方程,其迭代公式为:

$$\begin{cases} x_{i+1} = x_i - y_i \cdot d_i \cdot 2^{-i} \\ y_{i+1} = y_i - x_i \cdot d_i \cdot 2^{-i} \\ z_{i+1} = z_i - d_i \cdot \arctan(2^{-i}) \end{cases}, \quad (6)$$

在(6)式中如果 $y_i < 0$,则 $d_i = 1$,否则 $d_i = -1$ 。经过 n 次迭代之后,有:

$$\begin{cases} x_{n+1} = k_n \cdot \sqrt{x_0^2 + y_0^2} \\ y_{n+1} = 0 \\ z_{n+1} = z_0 + \arctan \frac{y_0}{x_0} \\ k_{n+1} = \prod \sqrt{1 + 2^{-2i}} \end{cases} \quad (7)$$

式中 x_0, y_0 是初始值, k_n 经过足够次数的迭代计算后接近一个定值。那么可以利用(7)式计算 x_0, y_0 的平方和的平方根,即输入两个初始值 x_0, y_0 ,经过足够次数的 $n+1$ 次迭代,仿真计算可得 $n=16, k_n=1.1644^{[14-15]}$ 。

4 基于 CORDIC 求模运算算法实现

图 5 是 CORDIC 算法结构示意图^[14-15]。




图 4 CORDIC 算法 FPGA 实现框图

Fig. 4 FPGA implementation block diagram of CORDIC algorithm

图 4 中 x_0, y_0 分别是经过低通滤波之后的同相解调和正交解调信号, d_i 由 y_{i-1} 决定,当 $y_{i-1} < 0$ 时, $d_i = 1$;当 $y_{i-1} > 0$ 时, $d_i = -1$ 。经过 n 次迭代计算之后,得到:

$$\begin{cases} x_n = k_n \cdot \sqrt{x_0^2 + y_0^2} \\ y_n = 0 \end{cases} \quad (8)$$

式中 k_n 为常数,等于 1.1644。这样就可以根据 x_n 计算出 $\sqrt{x_0^2 + y_0^2}$ 的值,即:

$$s_{\text{qrr-out}} = \sqrt{x_0^2 + y_0^2} = x_n / k_n, \quad (9)$$

式中常数的乘除法运算在 FPGA 上可以通过移位操作实现, $t_n = 1/k_n = 0.8588$, 则:

$$s_{\text{qrt-out}} = x_n/k_n = x_n \cdot 0.8588, \quad (10)$$

因此整个求模算法中不涉及到任何的乘除法运算, 算法结构清晰, 实现简单。

5 仿真与分析

本文的程序设计基于 Altera 的 FPGA E3C80F484C8, 开发环境为 QuartusII 13.0sp1, 仿真软件为 Modelsim 10.1d。图 5(a)是用 Matlab 仿真生成的波长调制吸收光谱信号, 图 5(b)是用 Matlab 仿真解调出的二次谐波信号, 图 5(c)是 Modelsim 仿真数据输入信号, 由 Matlab 仿真生成, 图 5(d)是基于 FPGA 的 CORDIC 算法仿真二次谐波信号。由图 5(b)和(d)可知基于 CORDIC 的波长调制解调算法与理论结果一致, 验证了算法的准确性。




图 5 二次谐波仿真波形。(a) Matlab 仿真的光谱吸收信号;(b) Matlab 仿真的二次谐波信号;
(c) Modelsim 的仿真输入数据;(d) Modelsim 仿真的改进的 FPGA 算法二次谐波信号

Fig. 5 Simulation waveform of second-harmonics. (a) Spectral absorption signal simulated by Matlab;
(b) second-harmonics signal simulated by Matlab; (c) input data simulated by Modelsim;
(d) second-harmonics signal of improved FPGA algorithm simulated by Modelsim

基于 CORDIC 的求模算法对于任意两个数的求模计算周期都是固定的, 这有利于算法的流水线实现。同时, CORDIC 算法直接实现求模计算不需要另外的平方和计算, 因此能够简化程序。CORDIC 第 n 次相位旋转累加和由(4)式确定, n 次旋转后的向量 (x_{n+1}, y_{n+1}) 与目的向量 (x_1, y_1) 的夹角差 $\epsilon = \phi - z_{n+1}$, n 次旋转后的夹角差绝对值 $|\epsilon| < 1/2^n$, 则 n 级流水线的计算精度为 $1/2^n$ 。

由第 2 节可知, 单精度数据实现的程序在资源占用方面少于双精度数据, 为了便于实际仿真, 对用单精度数据实现的程序与新算法程序进行比较。由图 2 与图 3 可以看出两种算法的主要区别在于对两路信号的求模计算, 因此规定滤波器的输出数据位宽为 32 位, 计算速度一样, 比较两者的 FPGA 片上资源消耗。

5.1 传统正交解调算法

图 2 中的滤波器输出信号位宽是 32 位, 使用 QuartusII 的数据转换 IP CORE 把滤波器输出信号由定点数格式转换成单精度浮点型, 输出数据再转换回定点数。浮点数平方运算由浮点数乘法运算 IP CORE 实现, 而 QuartusII 提供的单精度浮点乘法运算 IP CORE 每一次计算的计算周期数可以选择设置为 5、6、10、11。单精度浮点数据的平方根运算也由 IP CORE 实现, 每一次计算的计算周期可以选择设置为 16 或 28。综合的程序把浮点数乘法运算计算周期设置为 6, 平方根计算周期设置为 16, 传统正交解调算法综合后所需资源如图 6 所示。

单精度浮点格式数据最高精度为 24 位, 32 位宽度的数据转化为单精度浮点格式有 7 位数据精度的损失, 平方和与开方运算之后, 数据精度进一步损失。双精度浮点型数据的最高精度是 53 位, 两个 32 位数据相乘需要 64 位数据位宽表示, 因此, 两个数平方之后损失了 10 位有效数据。对于 53 位数据精度, 新算法可以通过增加数据位宽和流水线级数达到, 其资源占用不会增加太多。如果为了提高计算精度使用双精度浮点型数据, FPGA 片上资源的消耗较之于单精度浮点型数据将会加倍。

| | |
|------------------------------------|----------------------------|
| Top-level entity name | traditional_algorithm |
| Family | Cyclone III |
| Device | EP3C80F484C8 |
| Timing models | Final |
| Total logic elements | 23, 140 / 81, 264 (28%) |
| Total combinational functions | 20, 078 / 81, 264 (25%) |
| Dedicated logic registers | 14, 333 / 81, 264 (18%) |
| Total registers | 14333 |
| Total pins | 98 / 296 (33%) |
| Total virtual pins | 0 |
| Total memory bits | 3, 554 / 2, 810, 880 (<1%) |
| Embedded multiplier 9-bit elements | 84 / 488 (17%) |
| Total PLLs | 0 / 4 (0%) |

图 6 传统算法需要的资源

Fig. 6 Required resource of traditional algorithm

5.2 基于 CORDIC 的正交解调算法

图 2 中的两路滤波器信号出来之后直接进行求模运算,为了实现最大计算精度,使用 31 级的流水线,经过 CORDIC 求模运算得到最后结果。同时,求模运算中只有加减运算没有乘除运算,数据中间计算步骤保留 32 位精度。31 级流水线 CORDIC 求模算法综合后所需资源如图 7 所示。

| | |
|------------------------------------|-----------------------|
| Top-level entity name | cordic_sqrt |
| Family | Cyclone III |
| Device | EP3C80F484C8 |
| Timing models | Final |
| Total logic elements | 3, 207 / 81, 264 (4%) |
| Total combinational functions | 3, 190 / 81, 264 (4%) |
| Dedicated logic registers | 1, 921 / 81, 264 (2%) |
| Total registers | 1921 |
| Total pins | 98 / 296 (33%) |
| Total virtual pins | 0 |
| Total memory bits | 0 / 2, 810, 880 (0%) |
| Embedded multiplier 9-bit elements | 0 / 488 (0%) |
| Total PLLs | 0 / 4 (0%) |

图 7 改进算法需要的资源

Fig. 7 Required resource of improved algorithm

假定滤波器输出数据位宽是 32 位,如果其输出数据位宽小于 32 位,传统算法不能节省资源,而新算法可以显著地节省资源。

6 结 论

本文通过分析基于 FPGA 的波长调制解调算法和 CORDIC 原理,结合高效的硬件 CORDIC 算法,实现了波长调制解调算法中复杂的求模运算,简化了整个正交解调的设计环节,降低了资源耗费,提高了算法的灵活性和数据计算精度,有利于拓展 TDLAS 波长调制技术在高速实时处理场合的应用。

参 考 文 献

- [1] Liu Yunlong. Lock-in amplifier technology research for TDLAS gas sensing system [D]. Chengdu: University of Electronic Science and Technology of China, 2015: 21-35.
刘云龙. 面向 TDLAS 气体传感系统的锁相放大器技术研究[D]. 成都: 电子科技大学, 2015: 21-35.
- [2] Yao Lu, Liu Wenqing, Liu Jianguo, *et al.* Research on open-path detection for atmospheric trace gas CO based on

- TDLAS[J]. Chinese J Laser, 2015, 42(2): 0215003.
- 姚路, 刘文青, 刘建国, 等. 基 TDLAS 的长光程环境大气痕量 CO 监测方法研究[J]. 中国激光, 2015, 42(2): 0215003.
- [3] Yang Chenguang, Kan Ruifeng, Xu Zhenyu, *et al.* Second derivative of Voigt function[J]. Acta Physica Sinica, 2014, 63(22): 223301.
杨晨光, 阚瑞峰, 许振宇, 等. Voigt 线形函数二阶导数研究[J]. 物理学报, 2014, 63(22): 223301.
- [4] Sun Pengshuai, Zhang Zhirong, Xia Hua, *et al.* Study on real-time temperature measurement based on wavelength modulation technology[J]. Acta Optica Sinica, 2015, 35(2): 0230001.
孙鹏帅, 张志荣, 夏滑, 等. 基于波长调制技术的温度实时测量方法研究[J]. 光学学报, 2015, 35(2): 0230001.
- [5] Li H, Rieker G B, Liu X, *et al.* Extension of wavelength-modulation spectroscopy to large modulation depth for diode laser absorption measurements in high-pressure gases[J]. Applied Optics, 2006, 45(5): 1052-1061.
- [6] Guo Lulu. Design and implement of digital lock-in amplifier[D]. Dalian: Dalian University of Technology, 2013: 13-23.
郭璐璐. 数字锁相放大器的设计与实现[D]. 大连: 大连理工大学, 2013: 13-23.
- [7] Yang Junyi. Study of lock-in amplifier based on FPGA[D]. Hangzhou: Zhejiang University, 2012: 12-19.
杨俊义. 基于 FPGA 的数字锁相放大器研究[D]. 杭州: 浙江大学, 2012: 12-19.
- [8] Li Jian. Research on the application of digital lock-in amplifier in the detection of weak photoelectric signal [D]. Changchun: Jilin University, 2016: 8-26.
李健. 数字锁相放大器在微弱光电信号检测中的应用研究[D]. 长春: 吉林大学, 2016: 8-26.
- [9] Li Longhua, Liang Tianyi, Jia Yunfang. Design and realization of a MATLAB simulation platform for digital lock-in amplifier's algorithm[J]. Microelectronics & Computer, 2013, 9(30): 43-45.
李龙华, 梁天翼, 贾芸芳. 数字锁相放大算法 MATLAB 仿真平台的设计与实现[J]. 微电子学与计算机, 2013, 9(30): 43-45.
- [10] Qi Ji. The simulation of modulation coefficient of gas detection system and experiment based on TDLAS [D]. Changchun: Changchun University of Science and Technology, 2014: 16-28.
祁冀. TDLAS 气体检测系统调制系数的仿真及实验研究[D]. 长春: 长春理工大学, 2014: 16-28.
- [11] Xu Zhenyu, Liu Wenqing, Liu Jianguo, *et al.* Temperature measurements based on tunable diode laser absorption spectroscopy[J]. Acta Physica Sinica, 2012, 61(23): 234204.
许振宇, 刘文青, 刘建国, 等. 基于可调谐半导体激光器吸收光谱的温度测量方法研究[J]. 物理学报, 2012, 61(23): 234204.
- [12] Yao Lu, Liu Wenqing, Kan Ruifeng, *et al.* Research and development of a compact TDLAS system to measure scramjet combustion temperature[J]. Journal of Experiment in Fluid Mechanics, 2015, 29(1): 71-76.
姚路, 刘文青, 阚瑞峰, 等. 小型化 TDLAS 发动机测温系统的研究及进展[J]. 实验流体力学, 2015, 29(1): 71-76.
- [13] Fan Songtao, Zhou Yan, Zhang Qiang, *et al.* Application of FPGA-based digital lock-in amplifier in laser gas detection [J]. Computer Measurement & Control, 2012, 20(21): 3027-3041.
范松涛, 周燕, 张强, 等. 基于 FPGA 的数字锁相放大器在气体探测中的应用[J]. 计算机测量与控制, 2012, 20(21): 3027-3041.
- [14] Deng Qiang. Square-root solution and FPGA implementation based on CORDIC algorithm [J]. Communication Technology, 2013, 46(7): 129-131.
邓强. 利用 CORDIC 算法计算平方根及其 FPGA 实现[J]. 通信技术, 2013, 46(7): 129-131.
- [15] Ye M, Liu T J, Ye Y, *et al.* FPGA implementation of CORDIC-based square root operation for parameter extraction of digital pre-distortion for power amplifiers[C]. 6th Wireless Communications Networking and Mobile Computing, 2010: 1-4.