

# 数据中心发射及接收集成芯片研究进展

李超懿<sup>1</sup> 安俊明<sup>1,2</sup> 张家顺<sup>1</sup> 王亮亮<sup>1</sup> 吴远大<sup>1,2</sup> 尹小杰<sup>1</sup> 王玥<sup>1</sup>

<sup>1</sup>中国科学院半导体研究所集成光电子学国家重点联合实验室, 北京 100083

<sup>2</sup>中国科学院大学材料科学与光电技术学院, 北京 100049

**摘要** 现阶段的光模块封装类型已从小型可插拔(SFP)系列逐渐向 100 Gb/s 可插拔(CFP)系列和 4 通道 SFP(QSFP)系列过渡, 传输速率最高可达 400 Gb/s, 发射端激光器消光比大于 9 dB, 光波分复用器插入损耗小于 1 dB, 发射功率大于 0.3 dBm, 接收端探测器响应度为 0.7 A/W, 接收灵敏度小于 -17 dBm。阐述了在数据中心光互连中可以应用于 IEEE 制定的 40/100 GbE 标准 802.3 ba 的发射和接收集成芯片, 主要包括分立器件组装芯片、混合集成芯片和单片集成芯片, 介绍了其各种类型的基本结构和特性。

**关键词** 光学器件; 硅光子; 波分复用; 阵列波导光栅; 数据中心

**中图分类号** TN252 **文献标识码** A

**doi:** 10.3788/LOP53.120002

## Integrated Transmitter and Receiver Chips for Data Center

Li Chaoyi<sup>1</sup> An Junming<sup>1,2</sup> Zhang Jiashun<sup>1</sup> Wang Liangliang<sup>1</sup>

Wu Yuanda<sup>1,2</sup> Yin Xiaojie<sup>1</sup> Wang Yue<sup>1</sup>

<sup>1</sup> State Key Laboratory on Integrated Optoelectronics, Institute of Semiconductors, Chinese Academy of Sciences, Beijing 100083, China

<sup>2</sup> College of Material Science and Optoelectronic Technology, University of Chinese Academy of Sciences, Beijing 100049, China

**Abstract** At present the optical module package types have been changed gradually from small form-factor pluggable (SFP) series to centum form-factor pluggable (CFP) and quad SFP (QSFP) series. Transmission rate is up to 400 Gb/s. Transmitting lasers' extinction ratio (ER) is more than 9 dB. Optical wavelength division multiplexers' insert loss (IL) is less than 1 dB. Transmitting power is more than 0.3 dBm. Receiving detector's responsivity is 0.7 A/W and receiving sensitivity is less than -17 dBm. Transmitting and receiving integrated chips in the data center, which can be applied on the 40/100 GbE, standardized as IEEE 802.3 ba, is demonstrated, including the discrete devices assembly chip, hybrid integration chip and monolithic integration chip, whose basic structures and characteristics are introduced as well.

**Key words** optical devices; silicon photonics; wavelength division multiplexer; arrayed waveguide grating; data center

**OCIS codes** 230.3120; 230.7370; 250.3140

## 1 引言

伴随着云服务和无线应用的高速发展,以及各种网络应用例如高清电视的视频点播等功能的广泛普及,数据中心和网络之间的互连需要更高的数据传输速率和更低的传输损耗<sup>[1]</sup>。为了满足这种日渐增长的数据

**收稿日期:** 2016-07-08; **收到修改稿日期:** 2016-08-18; **网络出版日期:** 2016-12-05

**基金项目:** 国家 863 计划(2015AA016902)、国家重点研发计划(2016YFB0402504)、国家自然科学基金面上项目(61274047)、国家自然科学基金重点项目(61435013)、国家自然科学基金青年基金(61307034,61205044)

**作者简介:** 李超懿(1992—),男,硕士研究生,主要从事光电子集成芯片方面的工作。E-mail: lichaoyi@semi.ac.cn

**导师简介:** 安俊明(1969—),男,博士,研究员,博士生导师,主要从事光波导器件及光电子集成研究及产业化方面的工作。

E-mail: junming@semi.ac.cn(通信联系人)

传输需要,IEEE在2010年制定了40/100 Gb/s Ethernet(40/100GbE)的标准802.3ba<sup>[2]</sup>,标准里采用4个波长,利用复用和解复用方式,通过单模光纤(SMF)传输,速率达到40 Gb/s和100 Gb/s。随着数据量的进一步增加,数据中心400GbE光互连标准也还正在制定中<sup>[3]</sup>。为了实现40/100 G乃至更高速率的传输和小型化、集成化的要求,制定了许多光模块封装类型,对光发射子组件(Transmitter Optical Sub-Assembly, TOSA)和光接收子组件(Receiver Optical Sub-Assembly, ROSA)进行标准化封装。CFP(Centum Form-Factor Pluggable)和QSFP(Quad Small Form-Factor Pluggable)是40 G及更高速率光模块的两种实现方案。CFP系列光模块有CFP、CFP2、CFP4三种类型,它们的封装尺寸逐渐递减,其中CFP2、CFP4是100 G光模块的两种产品方案。QSFP系列则是利用已有的SFP技术进行多通道集成,分为QSFP、QSFP+、QSFP28三种类型,QSFP和QSFP+主要实现40 G光接口,而QSFP28光模块支持100 G接口。

采用复用/解复用的方式主要是考虑到成本问题,单模光纤上一条40 G以太网链路费用大约是10 G链路的6~7倍,而单个100 G链路费用更是10 G链路的20倍。因此在802.3ba标准中,需要4或8个波长的发射及接收,涉及多个波长激光器、探测器、调制器及复用/解复用器(MUX/DMUX)功能器件,受功耗及封装体积限制,将传统的传输分立元件集成化就成了必然趋势,以满足CFP4或QSFP28等模块实用要求。因此,在TOSA中,通常将激光器、调制器和复用器集成在一起;而在ROSA中,将解复用器、探测器和放大器集成在一起。改进了传统TOSA和ROSA只有单波长光收发功能的缺点,提高了集成度。近年来,硅光子技术迅猛发展,国内对于硅基激光器<sup>[4]</sup>、探测器<sup>[5]</sup>、波分复用器<sup>[6-8]</sup>、调制器<sup>[9]</sup>等光学互联器件的研究也有许多进展,这为小型化硅光子集成芯片在TOSA和ROSA中的研制奠定了良好基础。

本文系统地介绍了实现多波长TOSA和ROSA功能的几种具体的集成芯片,包括有源器件与合波、分波器件或与薄膜滤波器紧凑组装在内的分立器件组装芯片、硅基二氧化硅平面光波回路(PLC)平台的混合集成芯片,以及包括InP基单片集成及硅光子集成在内的单片集成发射和接收芯片,比较了不同集成技术的优缺点,分析了未来集成芯片技术的发展趋势。

## 2 数据中心 TOSA 及 ROSA 结构

数据中心在进行数据的收发时,采用图1所示的结构<sup>[10]</sup>,图中CDR为时钟数据恢复,LD为激光器,DML为直调激光器,CWDM为粗波分复用,EML为电吸收调制器,TIA为前置(跨阻)放大器,PIN为光电探测器,TX为发射端,RX为接收端,PMD为偏振模色散。先将所需传输的电信号加载到发射端4个不同波长的DML或EML上,它们的区别是分别应用于10 km和40 km的传输距离。为了保证输出光波长不随温度变化,对于EML需要使用热电冷却器(Thermo-Electric Cooler, TEC)<sup>[11]</sup>。然后4路光信号经过波分复用器合成到单个光纤中,通过单模光纤进行传输。在接收端由波分解复用器将单个光纤的信号分解为4个单路信号,然后通过探测器(PD)将光信号转换成电信号,并由前置(跨阻)放大器(TIA)进行信号放大,如果是40 km的距离,在解复用器前还需要经过半导体光放大器(SOA)进行放大。

图1中,在数据中心光互连中采用复用及解复用器传输主要有两种方式,一种是4×10 Gb/s的CWDM




图1 数据中心。(a) 40GBASE-LR4; (b) 100GBASE-LR4和100GBASE-ER4光互连结构图

Fig. 1 Data center. (a) 40GBASE-LR4; (b) transceiver architecture of 100GBASE-LR4 and 100GBASE-ER4

技术实现 40 Gb/s 的传输速率,传输距离为 10 km(40GBASE-LR4),根据国际电信联盟(ITU)的标准,4 路通道的中心波长分别为 1271,1291,1311,1331 nm;另一种是 4×25 Gb/s 的局域网波分复用(LAN WDM)技术实现 100 Gb/s 的传输速率,传输距离为 10 km(100GBASE-LR4)或 40 km(100GBASE-ER4),4 个通道的光源频率间隔 800 GHz,各通道中心波长分别为 1295.56,1300.05,1304.58,1309.14 nm。2014 年制定的 CWDM4 多源协议(MSA)技术标准中,采用 CWDM 技术,可实现 2 km、4×25 Gb/s 信号传输。围绕 CWDM 及 LAN WDM 多波长传输要求,开展了多种材料和结构的集成研究。

### 3 集成芯片

#### 3.1 分立器件组装芯片

##### 3.1.1 有源器件与合波、分波器件分离组装芯片

将 4 个分离的激光器 TOSA、4 个分离的探测器 ROSA、复用器和解复用器通过光纤连接,完成 4 个波长的发射和接收功能。图 2 为 Arima 等<sup>[12]</sup>率先报道的 4 波长分离 TOSA、ROSA 组装在一起的 CFP 模块示意图,其中每一路的速率是 28 Gb/s,总的传输速率可达 112 Gb/s,传输距离为 10 km。在每个 TOSA 中集成了 1 个 InGaAlAs 电吸收调制器和 1 个 InGaAsP 分布式反馈激光器,每一个 ROSA 中集成了探测器和 TIA,介质多层滤波器复用器和解复用器通过光纤分别与分离的 TOSA、ROSA 相连。

实验结果显示 4 路光路的输出光功率范围从 -0.4 dBm 到 0.2 dBm,光调制振幅范围从 1.7 dBm 到 2.3 dBm,消光比分别为 9.9 dB,9.4 dB,8.9 dB,9.9 dB。10 km 传输后,在  $10^{-12}$  误码率时,4 个通道的接收灵敏度分别为 -10.2 dBm, -10.8 dBm, -10.4 dBm, -11.3 dBm,满足数据中心中 100 Gb/s 光互连需求,但由于是分离组装,器件尺寸较大,只能用于 CFP 封装模块,且元件数量多,成本较高,不利于大规模应用。

随后,Arima 等<sup>[13]</sup>又用类似的方法实现了 40 km、100 Gb/s LAN WDM 的收发模块,器件尺寸为 82 mm×144.8 mm×13.6 mm。实验结果符合 IEEE 802.3ba 100GBASE-ER4 标准,可以成为远距离 100 G 传输的重要补充。




图 2 收发器的内部和外部的主要组成部分

Fig. 2 Main components inside and outside the transceiver

##### 3.1.2 采用滤波片与有源芯片组装集成芯片

将由薄膜滤波片构成的波分复用器与激光器芯片或探测器芯片组装在同一个金属组件里,可省去分离组件多个管壳及多次的耦合光纤连接,节省了空间。Murao 等<sup>[14]</sup>报道了利用空间光学系统来实现 TOSA 的功能器件,其原理如图 3 所示。光复用器件包括 3 个带通滤波片(BPF)和 1 块反射镜粘结到具有细长孔的不锈钢支架上,以允许光透过。在这里由于每个 EML 的端部都有 1 个模斑转换器(SSC),使得透镜所需的倍率随之减少,有助于提高一级透镜的位置容差。当光从 EML 中射出以后在 BPF 和镜面间来回反射,最终从同一出口出射,并经二级透镜聚焦耦合到光纤输出。采用这种空间光学系统得到的 TOSA 尺寸为 17.0 mm×8.8 mm×5.6 mm,传输速率为 4×28 Gb/s,消光比大于 8 dB,调制电压峰-峰值低于 1.6 V<sub>pp</sub>(其中 V<sub>pp</sub>为交流信号的峰-峰值电压),4 路驱动电流均为 60 mA,经过一级透镜以后的平均输出功率分别为 -0.5 dBm, -0.59 dBm, +0.41 dBm, +0.87 dBm。

图 4 是 Kang 等<sup>[15]</sup>报道的一种以空间光学系统为基础实现的 CWDM ROSA 组件。如图 4(a)所示,它包含了 1 个输入准直器、1 个薄膜滤波片型 CWDM 解复用器、4 个聚焦透镜、4 个 PD 及 4 个 TIA,其中聚焦




图 3 (a) 100GbE TOSA 多路复用的示意图;(b)并行光学系统中的 100GbE TOSA 封装组件示意图

Fig. 3 (a) Schematic representation of the multiplexing 100GbE TOSA; (b) 100GbE TOSA package of the parallel optical system

透镜、PD 和 TIA 被固定在 1 个同轴型(TO)管座上。

解复用器结构如图 4(b)所示,它由 1 个光学透明的石英块和 CWDM 薄膜滤波片组成,在输入和输出端镀有抗反射增透(AR)膜,而在镜面端则镀有高反射(HR)膜。当多波长的光信号进入石英块后会在镜面和 CWDM 滤波片之间产生“之”字形的光学路径,然后对应波长的光波会通过滤波片经聚焦透镜耦合到 PD/TIA 上,进行光电转换和信号放大,聚焦透镜采用的是非球面结构,减少了对准容差,对准容差为 $\pm 300 \mu\text{m}$ 。该解复用器的插入损耗小于 1.25 dB,串扰小于 $-35 \text{ dB}$ ,具有较好的光学特性。




图 4 (a)  $4 \times 10 \text{ Gb/s}$  CWDM ROSA 模块示意图;(b)基于滤波光学解复用器

Fig. 4 (a) Schematic of the  $4 \times 10 \text{ Gb/s}$  CWDM ROSA module; (b) DMUX based on filtering optics

通过把滤波片和探测器等集成的方法所获得的集成组件只有几个平方毫米,其传输速率可达  $4 \times 10 \text{ Gb/s}$ ,误码率为  $10^{-12}$  时消光比达 6 dB,接收灵敏度小于  $-17.3 \text{ dBm}$ 。

Mochizuki 等<sup>[16]</sup>采用类似的方法,实现了  $100 \text{ Gb/s}$  LAN WDM ROSA 功能,如图 5 所示,整个组件尺寸为  $17 \text{ mm} \times 12 \text{ mm} \times 7 \text{ mm}$ ,探测器为 4 个一组的阵列芯片,由薄膜滤波器组成的解复用器尺寸为  $8 \text{ mm} \times 5 \text{ mm}$ ,插入损耗只有 1.0 dB,相邻通道串扰小于  $-20 \text{ dB}$ 。

采用薄膜滤波片组装方法制作的器件是商用方案中性能较好的,如我国的苏州旭创科技有限公司和美国的 Finisar 公司都有相关的商用产品<sup>[17-18]</sup>。




图 5 100GbE 的接收模块的结构示意图

Fig. 5 Schematic structure of the receiver module for 100GbE

采用薄膜滤波片与 PD 或激光器组装的方式,组件中复用或解复用器具有较好的光学性能,但涉及到多个芯片的组装,工序复杂,尤其是 LAN WDM 滤波片组装角度要求苛刻,增加了封装难度,不利于大规模生产。

### 3.2 混合集成芯片

混合集成是利用不同制造工艺将不同材料安装在同一衬底上形成单块集成芯片的方式,所用材料包括二氧化硅/硅、绝缘体上硅(silicon on insulator, SOI)、聚合物、III-V 族化合物半导体等,不同的子器件之间需要精密对准连接,是光电子集成芯片重要发展方向之一。

采用 PLC 波分复用及解复用器,与激光器、探测器混合集成,替代薄膜滤波片,可有效简化组装工序。Ohyama 等<sup>[19-20]</sup>利用硅基二氧化硅阵列波导光栅(AWG)和激光器芯片等有源芯片混合集成的方法实现了 TOSA 的功能。图 6(a)为集成发射芯片,整个 TOSA 的尺寸为  $19.9\text{ mm} \times 6.0\text{ mm} \times 5.8\text{ mm}$ ,4 个电吸收调制分布反馈(EADFB)激光器直接和硅基 AWG 相连,中间不用透镜。其中 AWG 复用器中使用高折射率差为 2% 的波导,减小了弯曲半径,芯片尺寸仅为  $6.7\text{ mm} \times 3.5\text{ mm}$ ,插入损耗为 1.9 dB。同时在 AWG 的输出波导采用马赫-曾德尔干涉仪(MZI)结构可以获得具有低插入损耗的平坦且较宽的通带,如图 6(b)所示。为了提高激光器与 AWG 的耦合效率,并省去耦合透镜,在 EADFB 激光器上集成了 1 个横向楔形 SSC,使得耦合损耗降低了 2 dB。在  $55\text{ }^\circ\text{C}$  时,每个波长平均输出功率大于 0.3 dBm,动态消光比达 8.1 dB,可实现单模光纤 40 km  $4 \times 25.78\text{ Gb/s}$  无误码传输。




图 6 硅基二氧化硅混合集成发射芯片。(a) PLC 子块照片;(b) AWG 布局示意图

Fig. 6 Silica-based  $\text{SiO}_2$  hybrid integrated transmitter chip. (a) Photograph of a PLC sub-block; (b) schematic layout of the AWG multiplexer

Doi 等<sup>[21-22]</sup>利用 AWG 和探测器芯片混合集成的方法实现了 ROSA 的功能。图 7(a)为  $4 \times 25\text{ Gb/s}$  混合集成接收芯片,包含有 4 个 PIN 探测器、4 个 TIA 和 1 个极紧凑硅基二氧化硅 AWG 解复用器,探测器和输出波导通过折射率渐变(GRIN)透镜相连,同时把探测器做成跑道形,可以使连接处损耗降低,如图 7(b)所示。AWG 的输入波导为单模,而输出波导为多模,单模是为了连接单模光纤,而多模的输出波导可以使光谱顶端平坦化从而增加容差度,采用折射率为 2.0% 的硅基二氧化硅波导,AWG 芯片尺寸为  $9.5\text{ mm} \times 5\text{ mm}$ ,通带内损耗小于 1 dB。探测器灵敏度大于 0.7 A/W,在误码率为  $10^{-12}$  的条件下,最小接收灵敏度小于  $-13.4\text{ dBm}$ ,消光比达到 8 dB。最终整个 ROSA 的尺寸为  $20\text{ mm} \times 7.7\text{ mm} \times 5.8\text{ mm}$ ,满足 CFP2 及 CFP4 封装模块尺寸要求。

另外,Doi 等<sup>[23]</sup>报道了  $8 \times 50\text{ Gb/s}$  的混合集成芯片,如图 8 所示。通过 1 个 8 通道的 AWG 将 2 个 4 通道 PD 集成,输入波导为单模,输出波导为多模,输出波导和 InGaAs/InP 探测器通过 GRIN 透镜阵列相




图 7 (a) PLC 子块示意图;(b) PLC 和 PD 光耦合示意图

Fig. 7 Schematic configuration of (a) ROSA module and (b) optical coupling between PLC and PD

连,减小了插入损耗,探测器有源区采用跑道型结构,可以获得顶端平坦的光响应谱。采用四阶脉冲幅度调制(PAM4)格式,每个通道的速率为 50 Gb/s,实现 400 Gb/s 的高速传输。整个器件尺寸为 20 mm×14 mm×6 mm,AWG 的插入损耗小于 1.5 dB,探测器响应度为 0.7 A/W,在误码率为  $2 \times 10^{-4}$  的条件下接收灵敏度小于 -11.5 dBm。




图 8 400 Gb/s AWG 和 PLC 子块的 ROSA 结构

Fig. 8 400 Gb/s ROSA schematic of the AWG and PLC sub-block

采用 PLC AWG 混合集成方案是商用产品的另一种方案,如美国的 Avago(收购 cyoptics 技术, www.avagotech.com), Kaiam(收购 Gemfire 技术, www.kaiamcorp.com) 都有相关产品。国内南京大学开展了基于重构等效啁啾(REC)技术的 1310 nm 波段多波长激光器阵列芯片及与 PLC 合束器混合集成芯片的研究工作<sup>[24-25]</sup>。

混合集成结构光收发器件避免了薄膜滤波片复杂的组装,结构紧凑、功耗低、消光比较大,在 400 Gb/s 及以上速率更具有优势,在数据中心光互连中有广阔的应用前景<sup>[26]</sup>。

### 3.3 单片集成芯片

单片集成是通过多次外延再生长技术,将各种功能子器件集成在同一片衬底上的制造方式,根据所用材料的不同主要分为 InP 和 SOI 单片集成,下面对其分别进行介绍。

#### 3.3.1 InP 基单片集成芯片

在 InP 衬底上,将有源和无源芯片通过多次外延技术单片集成,可进一步省去混合集成中的有源与无源的耦合工序,且 InP 基波导折射率差大,集成芯片尺寸更紧凑。Fujisawa 等<sup>[27]</sup>和 Kanazawa 等<sup>[28-29]</sup>报道了在 InP 基上单片集成的  $4 \times 25$  Gb/s TOSA,其结构如图 9(a)所示。它包含了 4 个  $1.3 \mu\text{m}$  的 EADFB 激光器和 1 个多模干涉(MMI)耦合器作为复用器。DFB 激光器和监视探测器(PD)采用 InGaAlAs 基的压应力量子阱结构,而电吸收调制器(EAM)采用 InGaAlAs 基的张应力量子阱结构。采用量子阱的好处是可以降低调制电压,减小功耗,同时可以提供大的热导率和小的价带偏移。另外,EADFB 激光器采用掩埋进苯并环丁烯(BCB)的浅脊波导结构,BCB 的低介电常数使得寄生电容很低,电/光带宽增大。此外传统的 DFB 激光器输出功率很低,这是因为光场被强烈限制在腔内并且光从前端和后端输出的功率是相似的。为了提高输出功率,可以把前后部分设置成不一样的,例如前半部分没有光栅,只有后半部分刻蚀光栅<sup>[30-31]</sup>,或者将  $1/4$  波长相移点偏移中间位置<sup>[32-33]</sup>,以上方式均可以提高输出功率。选用 MMI 作为复用器,它具有小的长度和低的波长灵敏性,复用区使用 InGaAsP 芯区,并掩埋进 BCB 中的深脊波导结构,因为深脊波导在横截面有高的折射率差,所以有很强光限制作用,弯曲和辐射损耗更低。总的器件尺寸只有  $2 \text{ mm} \times 2.6 \text{ mm}$ ,传输速率为  $4 \times 25$  Gb/s,阈值电流约为 20~25 mA,驱动电压为 2 V,消光比大于 8 dB。复用器也可采用 AWG 形式<sup>[10]</sup>,如图 9(b)为 AWG 与直调 DFB 激光器单片集成示意图( $4 \times 10$  Gb/s),尺寸只有  $2.4 \text{ mm} \times 1.1 \text{ mm}$ ,其中 AWG 插入损耗为 6.5 dB,与 MMI 损耗相当,在 50 mA 电流下,从单模光纤输出功率为 -7 dBm。

Kanazawa 等<sup>[1,34-35]</sup>报道了  $8 \times 50$  Gb/s 的单片集成 TOSA,结构如图 10 所示。8 个  $1.3 \mu\text{m}$  EADFB 激光器、8 个监控光电二极管(MPD)和 1 个作为光学复用器的  $8 \times 1$  多模干涉耦合器单片集成,整个芯片尺寸为  $3.2 \text{ mm} \times 4.8 \text{ mm}$ ,动态消光比大于 4 dB,8 路激光器驱动电流为 50 mA,电吸收调制驱动电压为  $3.5V_{pp}$ 。




图9 InP基单片集成发射芯片。(a) MMI+EADFB单片集成芯片;(b) AWG+DFB单片集成芯片

Fig. 9 Micrograph of the InP-based monolithically integrated light transmitting chip. (a) MMI+EADFB monolithically integrated chip; (b) AWG+DFB monolithically integrated chip




图10 8×50 Gb/s EADFB激光器阵列芯片。(a) EADFB激光器阵列照片;(b) EADFB激光器的结构示意图

Fig. 10 8×50 Gb/s EADFB laser array chip. (a) Photograph of the EADFB laser array;  
(b) schematic structure of the EADFB laser

作者单位开展了4通道单片集成发射芯片研究,其中4个波长激光器阵列采用选择区域外延(SAG)技术,合波采用MMI,无源与有源集成采用对接耦合生长(Butt-joint)技术<sup>[36-37]</sup>。

将4个激光器和复用器集成在同一芯片,克服了离散组装导致的元件数量多、器件封装尺寸大的缺点,不足之处在于InP基MMI或AWG复用器结构损耗较大,所以需要激光器较大的输出光功率来弥补合波器的损耗<sup>[11]</sup>。

关于InP单片集成芯片的报道,主要集中在光发射芯片上,而关于光接收的单片集成芯片报道较少。笔者认为主要原因是在发射芯片中,虽然合波器的损耗较大,但是可以通过提高驱动电流、加大激光器的发射功率来弥补。但是在接收端,经过传输后的信号功率本身就比较弱,如果采用单片集成的AWG来解复用,其自身损耗也较大,对探测器的灵敏度要求也很高;而且虽然通过一些信号放大器可将信号和噪声功率同时放大,但会提高误码率,降低通信系统的性能,同时增加成本,不利于实际利用,因此单片集成方法不适于制作接收芯片。

### 3.3.2 COMS兼容SOI集成芯片

之前提到像混合集成等技术通常需要许多不同的、特殊的材料和不同的制造技术,来实现光学互连应用所需的功能,如激光器、调制器等有源器件需要III-V族材料,低损耗波导需要SiO<sub>2</sub>、InP材料等<sup>[38]</sup>。这些光学和电学器件通过不同的工艺制成,包括倒装芯片互连技术(flip-chip interconnection)<sup>[39]</sup>、焊接或键合等,因此它们在组装时是单独封装的,然后通过光学耦合集成在一起,工艺复杂,且尺寸和集成芯片相比还是偏大,同时对成本和损耗有明显影响,电学连接的寄生效应也会影响性能和信号完整性。采用InP基单片集成,虽然集成度较高,但InP材料成本较高。因此,将电学器件和光学器件采用成熟的集成电路制造工艺来制造是发展的趋势,同时是下一代光通信、光互连和光子信息处理的核心技术之一<sup>[40]</sup>。

随着硅光子学的不断发展,硅光子单元器件相继研发成功,多波长的发射、接收集成芯片相继问世。美国Luxtera公司研制出了世界上第一块在130 nm CMOS生产线上制造的硅基单片集成高速CMOS光子收发模块,采用级联MZI形式作为波分复用器,复用器串扰小于-20 dB,插入损耗为2.6 dB,激光器消光比为5 dB,探测器接收灵敏度为-14 dBm,整个器件功耗为3.6 W,数据传输速率为4×10 Gb/s<sup>[41-42]</sup>;2010年7月,Intel报道了4路波分复用器单片集成的41.25 Gb/s发射和接收芯片,其中波分复用器采用小尺寸的4

通道刻蚀衍射光栅(EDG),如图 11 所示。2013 年,英特尔公司在北京举行的英特尔信息技术峰会上通过视频首次公开演示了面向数据中心、速度达 100 Gb/s 的全面集成硅光电模块<sup>[7]</sup>。2015 年,Aurion 公司报道了传输速率为  $4 \times 28$  Gb/s 的集成硅光子发射芯片,利用 32 nm CMOS 驱动集成电路作为驱动器,采用 EML 作为光源,激光器消光比可达 10 dB,MMI 作为合波器,能量消耗低至  $10.0$  pJ/bit<sup>[43]</sup>,结构如图 12 所示。




图 11 Intel 公司  $4 \times 10$  Gb/s 硅光集成芯片示意图

Fig. 11 Schematic of the  $4 \times 10$  Gb/s silicon photonics integrated chip from Intel




图 12 与  $N \times 25$  Gb/s 数据路径共同封装的 WDM 发射器芯片示意图

Fig. 12 Illustration of the co-packaged WDM transmitter with  $N \times 25$  Gb/s data paths

CMOS 技术现在已经十分成熟,而 SOI 既是有源或无源波导器件的新型材料也是现今 COMS 工艺的发展主流,两者的结合有望实现小型化硅光子 TOSA 和 ROSA 在数据中心光互联中的大规模应用。但目前硅光子芯片中,硅为间接带隙材料,光源仍采用键合方式,限制了其大规模应用,因此采用外延技术直接在硅上制作激光器成为最近热点的研究方向<sup>[44]</sup>。

## 4 结束语

介绍了数据中心传输速率为  $4 \times 10$  Gb/s、 $4 \times 25$  Gb/s 以及  $8 \times 50$  Gb/s 的光子集成器件的研究进展。其中有源器件与合波、分波器件分离组装芯片是可以同时实现光发射与光接收的集成器件,传输速率较高,但元件过多、体积大,只能用在 CFP 模块中,不适于未来小型化的 CFP4 模块应用。采用滤波片与有源芯片组装集成芯片是运用空间滤波系统,将棱镜、滤波片和探测器等有源器件集成,其复用及解复用器具有优越的性能,且对准容差较大,达到了普通 PLC 类型光学器件的几十倍,是现今使用最广泛的光收发器件,但是由于使用了多个光学元件,增加了组装复杂度,不利于大规模生产与应用。而混合集成与单片集成是现在集成光收发芯片发展的主流。硅基二氧化硅 AWG 与有源芯片混合集成是现在发展较快的一种集成芯片模式,具有损耗适中、功耗小、尺寸较小且易与光纤耦合等优点,并具有替代滤波片组装组件的能力,但 AWG 波导采用二氧化硅材料,与现有 CMOS 工艺不兼容,同时激光器与探测器还需另外单独制造和对接,增加制造复杂度和损耗,不利于大规模生产。InP 基单片集成芯片具有集成度较高、结构紧凑、尺寸小的特点,但是合波器的损耗比较大,需要输出功率较大的激光器来弥补,使功耗的上升,消光比性能较差,另外 InP 成本较高,也不利于商用化。对于 COMS 兼容 SOI 集成芯片,通过成熟的 CMOS 工艺,在 SOI 平台上集成有源及无源器件,将电学部件和光学部件真正集成在一起,工艺简化、成本较低、集成度高、功耗低,而且现阶段除了



激光器外都可以实现单片集成,因此随着硅基光源和其他技术的不断发展,COMS 兼容 SOI 可认为是未来实现大规模、低成本集成器件的最佳技术。

### 参 考 文 献

- 1 Kanazawa S, Fujisawa T, Takahata K, *et al.* 400-Gb/s operation of flip-chip interconnection EADFB laser array module [C]. 2015 Optical Fiber Communications Conference and Exhibition, 2015, Tu3I: Tu3I.1.
- 2 IEEE P802.3ba. 40 Gb/s and 100 Gb/s ethernet task force[S/OL]. (2010-06-19)[2016-06-20]. <http://www.ieee802.org/3/ba/>.
- 3 IEEE P802.3bs. 200 Gb/s and 400 Gb/s ethernet task force[S/OL]. (2016-05-16)[2016-06-20]. <http://www.ieee802.org/3/bs/>.
- 4 Yang Yuede, Sui Shaoshuai, Tang Mingying, *et al.* Investigation of III-V on silicon adhesively bonded semiconductor lasers with metal confinement[J]. *Laser & Optoelectronics Progress*, 2014, 51(11): 110010.  
杨跃德, 隋少帅, 唐明英, 等. 介质辅助键合 III-V/硅基混合集成金属限制激光器[J]. *激光与光电子学进展*, 2014, 51(11): 110010.
- 5 Cui Rong, Yang Xiaohong, Lü Qianqian, *et al.* InGaAs/InP photodetector on SOI circuitry[J]. *Laser & Optoelectronics Progress*, 2014, 51(11): 110003.  
崔 荣, 杨晓红, 吕倩倩, 等. SOI 波导与 InGaAs/InP 光电探测器的集成[J]. *激光与光电子学进展*, 2014, 51(11): 110003.
- 6 Pan P, An J M, Wang Y, *et al.* Compact 4-channel AWGs for CWDM and LAN WDM AWG in data center monolithic applications[J]. *Optics & Laser Technology*, 2015, 75: 177-181.
- 7 An Junming, Zhang Jiashun, Wang Yue, *et al.* Study on wavelength division multiplexer for silicon photonics[J]. *Laser & Optoelectronics Progress*, 2014, 51(11): 110006.  
安俊明, 张家顺, 王 玥, 等. 硅光子中波分复用技术研究[J]. *激光与光电子学进展*, 2014, 51(11): 110006.
- 8 Shi Y C, Fu X, Dai D X. Design and fabrication of a 200 GHz Si-nanowire-based reflective arrayed-waveguide grating (de) multiplexer with optimized photonic crystal reflectors[J]. *Applied Optics*, 2010, 49(26): 4859-4865.
- 9 Ding J F, Chen H T, Yang L, *et al.* Ultra-low-power carrier-depletion Mach-Zehnder silicon optical modulator [J]. *Optics Express*, 2012, 20(7): 7081-7087.
- 10 Cole C, Huebner B, Johnson J E. Photonic integration for high-volume, low-cost applications[J]. *IEEE Communications Magazine*, 2009, 47(3): S16-S22.
- 11 Lee J K, Jang Y S. Compact  $4 \times 25$  Gb/s optical receiver and transceiver for 100G ethernet interface [C]. 2015 International Conference on Information and Communication Technology Convergence (ICTC), 2015: 758-760.
- 12 Arima R, Hatano T, Hiramoto K, *et al.* Demonstration of world-first 112 Gbit/s 1310 nm LAN-WDM optical transceiver for 100GbE and 100GbE over OTN applications[C]. *Optical Fiber Communication Conference*, 2010, PDPD: PDPD3.
- 13 Arima R, Yamashita T, Yahagi T, *et al.* Demonstration of world-first 103 Gbit/s transmission over 40 km single mode fiber by 1310 nm LAN-WDM optical transceiver for 100GbE[C]. *Optical Fiber Communication Conference/National Fiber Optic Engineers Conference*, 2011, JWA: JWA9.
- 14 Murao T, Yasui N, Shinada T, *et al.* Integrated spatial optical system for compact 28-Gb/s $\times$ 4-lane transmitter optical subassemblies[J]. *IEEE Photonics Technology Letters*, 2014, 26(22): 2275-2278.
- 15 Kang S K, Lee J K, Lee J C, *et al.* A Compact  $4 \times 10$ -Gb/s CWDM ROSA module for 40G ethernet optical transceiver [C]. 2010 Proceedings 60<sup>th</sup> Electronic Components and Technology Conference, 2010: 2001-2005.
- 16 Mochizuki K, Itamoto H, Aruga H, *et al.* Built-in optics for 4ch-WDM ROSA in 100Gbps ethernet[C]. 2010 15<sup>th</sup> Opto Electronics and Communications Conference, 2010: 242-243.
- 17 李伟龙, 孙雨舟, 王 攀, 等. 应用于高速并行长距离传输的新型波分复用解复用光组件: 201210184192.7[P]. 2012-09-19.
- 18 Xu X J, Huebner B. Multi-laser transmitter optical subassembly: US20120189323[P]. 2012-07-26.
- 19 Ohyama T, Doi Y, Kobayashi W, *et al.* Compact hybrid integrated 100-Gb/s transmitter optical sub-assembly using optical butt-coupling between EADFB lasers and silica-based AWG multiplexer[J]. *Journal of Lightwave Technology*,

- 2016, 34(3): 1038-1046.
- 20 Ohyama T, Doi Y, Kobayashi W, *et al.* Compact hybrid-integrated 100-Gb/s TOSA using EADFB laser array and AWG multiplexer[J]. IEEE Photonics Technology Letters, 2016, 28(7): 802-805.
- 21 Doi Y, Oguma M, Ito M, *et al.* Compact ROSA for 100-Gb/s ( $4 \times 25$  Gb/s) ethernet with a PLC-based AWG demultiplexer[C]. Optical Fiber Communication Conference/National Fiber Optic Engineers Conference, 2013, NW1J: NW1J.5.
- 22 Doi Y, Oguma M, Yoshimatsu T, *et al.* Compact high-responsivity receiver optical subassembly with a multimode-output-arrayed waveguide grating for 100-Gb/s ethernet[J]. Journal of Lightwave Technology, 2015, 33(15): 3286-3292.
- 23 Doi Y, Nakanishi Y, Yoshimatsu T, *et al.* Compact 8-wavelength receiver optical sub-assembly with a low-loss AWG demultiplexer for 400-gigabit datacom[C]. 2015 European Conference on Optical Communication (ECOC), 2015: 1-3.
- 24 Ni Y, Kong X, Gu X F, *et al.* Packaging and testing of multi-wavelength DFB laser array using REC technology[J]. Optics Communications, 2014, 312: 123-126.
- 25 Lu L L, Shi Y C, Chen X F. Four channel DFB laser array based on the reconstruction-equivalent-chirp technique for 1.3  $\mu\text{m}$  CWDM systems[C]. Optical Fiber Communication Conference/National Fiber Optic Engineers Conference, 2013, JTh2A: JTh2A.29.
- 26 Lee J K, Kang S K, Huh J Y, *et al.* Highly alignment tolerant  $4 \times 25$  Gb/s ROSA module for 100G ethernet optical transceiver[C]. 39<sup>th</sup> European Conference and Exhibition on Optical Communications, 2013: 888-890.
- 27 Fujisawa T, Kanazawa S, Ishii H, *et al.* 1.3  $\mu\text{m}$   $4 \times 25$  Gb/s monolithically integrated light source for metro area 100 Gb/s ethernet[J]. IEEE Photonics Technology Letters, 2011, 23(6): 356-358.
- 28 Kanazawa S, Fujisawa T, Ohki A, *et al.* A compact EADFB laser array module for a future 100-Gb/s ethernet transceiver[J]. IEEE Journal of Selected Topics in Quantum Electronics, 2011, 17(5): 1191-1197.
- 29 Kanazawa S, Fujisawa T, Ohki A, *et al.* Low-voltage operation of 100-Gbit/s EADFB laser array module[C]. 22<sup>nd</sup> IEEE International Semiconductor Laser Conference, 2010, TuC2: 57-58.
- 30 Fujisawa T, Kanazawa S, Takahata K, *et al.* Large-output-power, ultralow-driving-voltage ( $0.5V_{pp}$ ) operation of 1.3- $\mu\text{m}$ ,  $4 \times 25$  G, EADFB laser array for driverless 100GbE transmitter[C]. 37<sup>th</sup> European Conference and Exposition on Optical Communications, 2011, Mo.1. LeSaleve: Mo.1. LeSaleve.1.
- 31 Fujisawa T, Kanazawa S, Takahata K, *et al.* 1.3- $\mu\text{m}$ ,  $4 \times 25$ -Gbit/s, EADFB laser array module with large-output-power and low-driving-voltage for energy-efficient 100GbE transmitter[J]. Optics Express, 2012, 20(1): 614-620.
- 32 Kanazawa S, Fujisawa T, Nunoya N, *et al.* Extremely small-form 100GbE transmitter optical sub-assembly for future inter data center cloud networks[C]. Optical Fiber Communication Conference, 2012, PDP5B: PDP5B.8.
- 33 Kanazawa S, Fujisawa T, Nunoya N, *et al.* Ultra-compact 100 GbE transmitter optical sub-assembly for 40-km SMF transmission[J]. Journal of Lightwave Technology, 2013, 31(4): 602-608.
- 34 Kanazawa S, Fujisawa T, Ohki A, *et al.* Compact flip-chip interconnection  $8 \times 50$  Gbit/s EADFB laser array module for 400 Gbit/s transceiver[J]. Electronics Letters, 2014, 50(7): 533-534.
- 35 Kanazawa S, Fujisawa T, Takahata K, *et al.*  $8 \times 50$ -Gb/s simultaneous operation of EADFB laser array using flip-chip interconnection technique[C]. 2014 IEEE International Semiconductor Laser Conference, 2014: 58-59.
- 36 Guo F, Zhang R K, Lu D, *et al.* 1.3- $\mu\text{m}$  multi-wavelength DFB laser array fabricated by MOCVD selective area growth [J]. Optics Communications, 2014, 331: 165-168.
- 37 Guo F, Sun M D, Wang H T, *et al.*  $4 \times 25$ -Gb/s monolithically integrated light source in the data centre[C]. 2015 Optoelectronics Global Conference (OGC), 2015: 1-2.
- 38 Mekis A, Abdalla S, De Dobbelaere P M, *et al.* Scaling CMOS photonics transceivers beyond 100 Gb/s[C]. SPIE, 2012, 8265: 82650A.
- 39 Kanazawa S, Fujisawa T, Takahata K, *et al.* Flip-chip interconnection technique for beyond 100-Gb/s ( $4 \times 25.8$ -Gb/s) EADFB laser array transmitter[J]. Journal of Lightwave Technology, 2016, 34(2): 296-302.
- 40 Chen H, Zhang Z, Huang B J, *et al.* Progress in complementary metal-oxide-semiconductor silicon photonics and optoelectronic integrated circuits[J]. Journal of Semiconductors, 2015, 36(12): 121001.
- 41 Pinguet T, Analui B, Balmater E, *et al.* Monolithically integrated high-speed CMOS photonic transceivers[C]. 2008 5<sup>th</sup>

- IEEE International Conference on Group IV Photonics, 2008: 362-364.
- 42 Pinguet T, Analui B, Masini G, *et al.* 40 Gbps monolithically integrated transceivers in CMOS photonics [C]. SPIE, 2008, 6898: 689805.
- 43 Ramaswamy A, Roth J, Norberg E, *et al.* A WDM  $4 \times 28$  Gbps integrated silicon photonic transmitter driven by 32 nm CMOS driver ICs [C]. Optical Fiber Communication Conference Post Deadline Papers, 2015, Th5B: Th5B.5.
- 44 Komljenovic T, Davenport M, Hulme J, *et al.* Heterogeneous silicon photonic integrated circuits [J]. Journal of Lightwave Technology, 2016, 34(1): 20-35.